计算机专业技术基础课程：《数字电路与逻辑设计》教学资源（PPT课件讲稿，必修课）第七章 中规模通用集成电路及其应用

第七章中规模通用集成电路及其应用 第七章 中规模通用杗成电路及其应用

第 七 章 中规模通用集成电路及其应用 第七章 中规模通用集成电路及其应用

第七章中规模通用集成电路及其应用 集成电路由SSI发展到MSI、LSI和ⅥSI,使单个芯片 容纳的逻辑功能越来越强。 般来说,在SSI中仅是基本器件(如逻辑门或触发器) 的集成,在MSI中已是逻辑部件(如译码器、寄存器等)的 集成,而在LSI和ⅥS中则是一个数字子系统或整个数字 系统(如微处理器)的集成。 采用中、大规模集成电路组成数字系统具有体积小、 功耗低、可靠性高等优点,且易于设计、调试和维护

集成电路由SSI发展到MSI、LSI和VLSI，使单个芯片 容纳的逻辑功能越来越强。 一般来说,在SSI中仅是基本器件(如逻辑门或触发器) 的集成，在MSI中已是逻辑部件(如译码器、寄存器等)的 集成，而在LSI和VLSI中则是一个数字子系统或整个数字 系统(如微处理器)的集成。 采用中、大规模集成电路组成数字系统具有体积小、 功耗低、可靠性高等优点，且易于设计、调试和维护。 第七章 中规模通用集成电路及其应用

第七章中规模通用集成电路及其应用 本章知识要点: 熟悉常用中规模通用集成电路的逻辑符号、基本 逻辑功能、外部特性和使用方法; ●用常用中规模通用集成电路作为基本部件,恰当 地、灵活地、充分地利用它们完成各种逻辑电路 的设计,有效地实现各种逻辑功能。 國國

本章知识要点： ● 熟悉常用中规模通用集成电路的逻辑符号、基本 逻辑功能、外部特性和使用方法； ● 用常用中规模通用集成电路作为基本部件，恰当 地、灵活地、充分地利用它们完成各种逻辑电路 的设计，有效地实现各种逻辑功能。 第七章 中规模通用集成电路及其应用

第七章中规模通用集成电路及其应用 7.1常用中规模组合逻辑电路 使用最广泛的中规模组合逻辑集成电路有二进制并行加 法器、译码器、编码器、多路选择器和多路分配器等 7.1.1二进制并行加法器 定义 二进制并行加法器:是一种能并行产生两个二进制数 算术和的组合逻辑部件 二、类型及典型产品 按其进位方式的不同,可分为串行进位二进制并行加 法器和超前进位二进制并行加法器两种类型

7.1 常用中规模组合逻辑电路 使用最广泛的中规模组合逻辑集成电路有二进制并行加 法器、译码器、编码器、多路选择器和多路分配器等。 第七章 中规模通用集成电路及其应用 一、定义 二进制并行加法器：是一种能并行产生两个二进制数 算术和的组合逻辑部件。 7.1.1 二进制并行加法器 按其进位方式的不同，可分为串行进位二进制并行加 法器和超前进位二进制并行加法器两种类型。 二、类型及典型产品

第七章中规模通用集成电路及其应用 1.串行进位二进制并行加法器:由全加器级联构成, 高位的进位输出依赖于低位的进位输入。 串行进位二进制并行加法器的特点 被加数和加数的各位能同时并行到达各位的输入端,而 各位全加器的进位输入则是按照由低位向高位逐级串行传递 的,各进位形成一个进位链。由于每一位相加的和都与本位 进位输入有关,所以,最高位必须等到各低位全部相加完成 并送来进位信号之后才能产生运算结果。 这种加法器运算速度较慢,而且位数越多,速度就越低

1．串行进位二进制并行加法器：由全加器级联构成， 高位的进位输出依赖于低位的进位输入。 第七章 中规模通用集成电路及其应用 串行进位二进制并行加法器的特点： 被加数和加数的各位能同时并行到达各位的输入端，而 各位全加器的进位输入则是按照由低位向高位逐级串行传递 的，各进位形成一个进位链。由于每一位相加的和都与本位 进位输入有关，所以，最高位必须等到各低位全部相加完成 并送来进位信号之后才能产生运算结果。 这种加法器运算速度较慢，而且位数越多，速度就越低

第七章中规模通用集成电路及其应用 如何提高加法器的运算速度? 必须设法减小或去除由于进位信号逐级传送所花费的时 间,使各位的进位直接由加数和被加数来决定,而不需依赖 低位进位。根据这一思想设计的加法器称为超前进位(又称 先行进位)二进制并行加法器

如何提高加法器的运算速度? 必须设法减小或去除由于进位信号逐级传送所花费的时 间，使各位的进位直接由加数和被加数来决定，而不需依赖 低位进位。根据这一思想设计的加法器称为超前进位(又称 先行进位)二进制并行加法器。 第七章 中规模通用集成电路及其应用

第七章中规模通用集成电路及其应用 2.超前进位二进制并行加法器:根据输入信号同时形成 各位向高位的进位,然后同时产生各位的和。通常又称为先 行进位二进制并行加法器或者并行进位二进制并行加法器。 典型芯片有四位二进制并行加法器74283。 四位二进制并行加法器的构成思想如下: 由全加器的结构可知,第i位全加器的进位输出函数表 达式为 Ci =A B Ci+A B Ci-+A B, Ci+A B, C (A⊕B)C+AB

四位二进制并行加法器的构成思想如下： 2．超前进位二进制并行加法器：根据输入信号同时形成 各位向高位的进位，然后同时产生各位的和。通常又称为先 行进位二进制并行加法器或者并行进位二进制并行加法器。 典型芯片有四位二进制并行加法器74283。 由全加器的结构可知， 第i位全加器的进位输出函数表 达式为 i i i 1 i i i i i i 1 i i i 1 i i i 1 i i i 1 (A B )C A B C A B C A B C A B C A B C =  + = + + + − − − − − 第七章 中规模通用集成电路及其应用

第七章中规模通用集成电路及其应用 A;由B;→>P;(进位传递函数) AB;→G; (进位产生函数) 则有C1=PC-1+G2 当i=1、2、3、4时,可得到4位并行加法器各位的进位 输出函数表达式为: C,=P 1 Co+G PC,+g-ppcatpg+g C,,+GEPPPC +PPG +PG +Ga C,=PC+g=+pppg,+ppgtpg tg 由于C1~C4是P、G和C0的函数,即C=f(P1,G1,C0),而P1、G1又是 A1、B;的函数,所以,在提供输入A;、B和C之后,可以同时产生C1~C 通常将根据P1、G和C形成C1~C的逻辑电路称为先行进位发生器

当 i=1、2、3、4时，可得到4位并行加法器各位的进位 输出函数表达式为： 令 （进位传递函数） （进位产生函数） 则有 第七章 中规模通用集成电路及其应用 由于C1～C4是Pi、Gi和C0的函数，即Ci=f(Pi,Gi,C0),而Pi、Gi又是 Ai、Bi的函数，所以，在提供输入Ai、Bi和C0之后，可以同时产生C1～C4。 通常将根据Pi、Gi和C0形成C1～C4的逻辑电路称为先行进位发生器

第七章中规模通用集成电路及其应用 三、四位二进制并行加法器的外部特性和逻辑符号 Vcc B3 A3 F3 A4 B4 F4 FCa FaF& FF 4位并行加法器 74283 FC4 4位并行加法器 74283 8 A4 A3 A2 ai ba b3 B2 by F2 B2 a2 Fi al bi co gnd a) (b) 图中,A4A3、A2、A1 二进制被加数; B B,、B,、B 3 二进制加数; 3 相加产生的和数; tttttttt t tt tt 0 来自低位的进位输入; FC 4 向高位的进位输出

三、四位二进制并行加法器的外部特性和逻辑符号 第七章 中规模通用集成电路及其应用 图中，A4、A3、A2、A1 ------- 二进制被加数； B4、B3、B2、B1 ------- 二进制加数； F4、 F3、 F2、 F1 ------ C0 --------------------来自低位的进位输入； FC4 -------------------向高位的进位输出

第七章中规模通用集成电路及其应用 四、应用举例 二进制并行加法器除实现二进制加法运算外, 还可实现代码转换、二进制减法运算、二进制乘 法运算、十进制加法运算等功能

二进制并行加法器除实现二进制加法运算外， 还可实现代码转换、二进制减法运算、二进制乘 法运算、十进制加法运算等功能。 四、应用举例 第七章 中规模通用集成电路及其应用