电子科技大学:《VHDL语言与数字集成电路设计》第十五章 数字电路模块的VHDL设计

数字电路模块的VHDL设计 组合模块的设计 时序模块的设计 存储模块的设计
数字电路模块的VHDL设计 组合模块的设计 时序模块的设计 存储模块的设计

组合模块的VHDL设计 基本逻辑单元电路 数据传输控制电路 数据编码转换电路 数据运算电路
组合模块的VHDL设计 基本逻辑单元电路 数据传输控制电路 数据编码转换电路 数据运算电路

基本逻辑单元的设计 基本门电路表达简单逻辑关系,采用简单的 赋值语句就能方便地实现;没有必要采用更 复杂的结构。例如: 反相器y<=nota; 4输入与非门y<=not(a0anda1anda2anda3); 与或非y<=not( al and a2)or(a3anda4);
基本逻辑单元的设计 基本门电路表达简单逻辑关系,采用简单的 赋值语句就能方便地实现;没有必要采用更 复杂的结构。例如: 反相器 y <= not a; 4输入与非门 y <= not (a0 and a1 and a2 and a3); 与或非 y <= not((a1 and a2) or( a3 and a4));

基本逻辑单元的设计 为了表达门电路的延迟时间,可以利用 after语句表达延迟时间;对基本门电路延 迟时间的设计能够较真实地模拟电路信号传 输的实际情况,分析时序步骤的正确性,避 免竞争冒险;但吡类语句对电珞综合没有效 果;
基本逻辑单元的设计 为了表达门电路的延迟时间,可以利用 after语句表达延迟时间;对基本门电路延 迟时间的设计能够较真实地模拟电路信号传 输的实际情况,分析时序步骤的正确性,避 免竞争冒险;但此类语句对电路综合没有效 果;

基本逻辑单元的设计 例:3输入端异或门y=a⊕bc 参见p417表546 architecture rtl of kxor 3 is signal yl: std logIc, begin <=a xor b xor c y<=yl after 3 ns when y1=else yI after 5 ns when y1=0 end rti
基本逻辑单元的设计 例:3输入端异或门 参见 p.417 表5-46 architecture rtl of kxor3 is signal y1: std_logic; begin y1<= a xor b xor c ; y<= y1 after 3 ns when y1='1' else y1 after 5 ns when y1='0' ; end rtl; y = abc

数据传输控制单元的设计 三态总线控制; 多路数据选择控制; 多路数据分配控制;
数据传输控制单元的设计 三态总线控制; 多路数据选择控制; 多路数据分配控制;

数据传输控制单元:三态控制 单元器件的三态输出描述 引入中间信号,采用条件赋值语句; 例:4输入与非门 y <=not(a0 and al and a2 and a3) 改为: y1<=not(a0 and al and a2 and a3) y<=yI when en=Ielse Z;
数据传输控制单元:三态控制 单元器件的三态输出描述: 引入中间信号,采用条件赋值语句; 例: 4输入与非门 y <= not (a0 and a1 and a2 and a3); 改为: y1 <= not (a0 and a1 and a2 and a3); y<=y1 when en='1' else 'Z';

数据传输控制单元:三态控制 (1) 单向总线控制 G1 L (19) G2 L (1 74x541 3 (17 G1 G2 (4 (16) 18 A1 (5) 5y4 16 Y3 (14) A4 Y4/15 A5 (13) A6 Y6 8 A7 A76 (9) 11)
数据传输控制单元:三态控制 单向总线控制

数据传输控制单元:三态控制 单向总线控制74X541p272图5-57 architecture d of k7454l is signalen: std logic begin en7); end d
数据传输控制单元:三态控制 单向总线控制 74x541 p.272 图5-57 architecture d of k74541 is signal en:std_logic; begin en'Z'); end d;

数据传输控制单元:三态控制 双向总线控制 74245 G BBR BB3BB
数据传输控制单元:三态控制 双向总线控制
按次数下载不扣除下载券;
注册用户24小时内重复下载只扣除一次;
顺序:VIP每日次数-->可用次数-->下载券;
- 电子科技大学:《VHDL语言与数字集成电路设计》第十四章 VHDL中的资源:库和包集合.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》第十三章 VHDL中的子结构.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》第十二章 VHDL中的结构设计:元件例化语句.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》第十一章 VHDL中的行为设计:进程语句.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》第十章 VHDL中的资源:库和包集合.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》第一章 概述(张鹰).ppt
- 华中科技大学数学系:《数学实验与Matlab》程序.doc
- 《电路》课程电子教案(PPT课件讲稿)第9章 正弦稳态电路的分析.ppt
- 《电路》课程电子教案(PPT课件讲稿)第九章(9-8)串联电路的谐振.ppt
- 《电路》课程电子教案(PPT课件讲稿)第8章 相量法.ppt
- 《电路》课程电子教案(PPT课件讲稿)第7章 二阶电路.ppt
- 《电路》课程电子教案(PPT课件讲稿)第六章 一阶电路(6.1-6.4).ppt
- 《电路》课程电子教案(PPT课件讲稿)第六章 一阶电路(6.5)一阶电路的阶跃响应.ppt
- 《电路》课程电子教案(PPT课件讲稿)第五章 含远算放大器的电阻电路.ppt
- 《电路》课程电子教案(PPT课件讲稿)第四章 电路定理.ppt
- 《电路》课程电子教案(PPT课件讲稿)第三章 电阻电路的一般分析.ppt
- 《电路》课程电子教案(PPT课件讲稿)第二章 电阻电路的等效变换.ppt
- 《电路》课程电子教案(PPT课件讲稿)第十二章 非正弦周期电流电路.ppt
- 《电路》课程电子教案(PPT课件讲稿)第十一章 三相电路.ppt
- 《电路》课程电子教案(PPT课件讲稿)第十章 含有耦合电感的电路.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》第十六章 组合运算模块的ⅥHDL设计.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》第十七章 时序运算模块的ⅥHDL设计.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》第十八章 有限状态机FSM的设计.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》第十九章 存储器模块的VHDL设计.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》第二章 数字集成电路的结构特点.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》第二十章 VHDL 与 Verilog HDL 的对比.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》第三章 数字集成电路的设计形式.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》第四章 数字集成电路的设计流程.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》第五章 数字集成电路的设计流程.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》第六章 逻辑综合.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》第七章 VHDL硬件描述语言.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》第八章 VHDL的构造体:architecture.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》第九章 用户定义数据类型.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》VHDL作业安排.doc
- 电子科技大学:《VHDL语言与数字集成电路设计》数字逻辑1-1.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》数字逻辑2-1.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》数字逻辑2-2.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》数字逻辑2-3.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》数字逻辑3-1.ppt
- 电子科技大学:《VHDL语言与数字集成电路设计》数字逻辑3-2.ppt