《计算机组成原理》课程教学资源（PPT课件讲稿）第五章 存储器层次结构

第五章存储器层次结构 ■CPU回顾: cPu Clocking Single Cycle CPU: All stages of an instruction are completed within one long clock cycle The clock cycle is made sufficient long to allow each instruction to complete all stages without interruption and WiThin one cycle 1. Instruction 2. Decode/ 5. Reg Fetch Register 3. Execute 4. Memory Write Read

第五章 存储器层次结构 ◼ CPU回顾：

第五章存储器层次结构 CPU Clocking Multiple-cycle CPU: Only one stage of instruction per clocK cycle The clock is made as long as the slowest stage 1. Instruction Decode/ Reg Fetch Register 3. Execute ( 4. Memory Write Read Several significant advantages over single cycle execution Unused stages in a particular instruction can be skipped OR instructions can be pipelined(overlapped)

第五章 存储器层次结构

51引言 存储器的两大功能: 1、存储(写入 Write) 2、取出(读出Read) 三个主要性能指标: 1、容量 2、速度 3、价格

5.1 引言 一. 存储器的两大功能： 1、 存储（写入Write） 2、 取出（读出Read） 二. 三个主要性能指标： 1、容量 2、速度 3、价格

51引言 存储器分类 (1)内存( Memory) 速度快 主要存放CPU当前使用的程序和数据 容量有限 (2)辅存(外存) 存放大量的后备程序和数据。∫速度较慢 (3)高速缓存(aehe)(容量大 存放CPU在当前一小段时间内了速度很快 多次使用的程序和数据。 容量小

5.1 引言 三.存储器分类 （1）内存（Memory） 主要存放CPU当前使用的程序和数据 （2）辅存（外存） 存放大量的后备程序和数据。 速度较慢 容量大 （3）高速缓存(Cache) 存放CPU在当前一小段时间内 多次使用的程序和数据。 速度很快 容量小 速度快 容量有限

51引言 四.提高存储性能的基本思路:利用局部性 原理构建存储器层次结构 ■局部性原理 ■时间局部性:如果某个数据项被访问,那么在 不久的将来它可能再次被访问。 ■空间局部性:如果某个数据项被访问,与它地 址相邻的数据项可能很快也被访问。 ■存储器层次结构 种由多存储器层次组成的结构,存储器容量 和访问时间随着离处理器距离的增加而增加

5.1 引言 四.提高存储性能的基本思路：利用局部性 原理构建存储器层次结构 ◼ 局部性原理 ◼ 时间局部性：如果某个数据项被访问，那么在 不久的将来它可能再次被访问。 ◼ 空间局部性:如果某个数据项被访问，与它地 址相邻的数据项可能很快也被访问。 ◼ 存储器层次结构 一种由多存储器层次组成的结构，存储器容量 和访问时间随着离处理器距离的增加而增加

51引言 ■存储器层次的基本结构 速度处理器容量价格(美元位)当前技术 最快 存储器最小最高 C ache (SRAM 存储器 内存 (DRAM) 存储器 最慢 最大最低 磁盘/闪存

5.1 引言 ◼ 存储器层次的基本结构 处理器 存储器 存储器 存储器 速度 容量 价格（美元/位） 当前技术 最快 最慢 最小 最大 最高 最低 Cache （SRAM） 内存 （DRAM） 磁盘/闪存

51引言 三级存储体系结构 高速缓存一内存一外存 ■内存一外存层次 目的:增大容量 构成虚拟存储器 ■ Cache-内存层次 目的:提高速度 构成主存储器 命 CPU ache 主存 命中

5.1 引言 ◼ 三级存储体系结构 高速缓存 — 内存 — 外存 ◼ 内存-外存层次 ➢目的：增大容量 ➢构成虚拟存储器 ◼ Cache-内存层次 ➢目的：提高速度 ➢构成主存储器 CPU Cache 主存 命中 不命中

51引言 ■相关概念: 命中率:在高层存储器中找到目标数据的存储访问比例 缺失率(失效率):在高层存储器中没有找到目标数据 的存储访问比例。 >命中时间:访问高层存储器所需要的时间,包括判断是 否命中所需时间。 缺失代价(开销):将相应的块从低层存储器替换到高 层存储器所需的时间。 ■平均访存时间(AMAT) AMAT=命中时间+缺失率x缺失代价

5.1 引言 ◼ 相关概念： ➢ 命中率：在高层存储器中找到目标数据的存储访问比例。 ➢ 缺失率（失效率）：在高层存储器中没有找到目标数据 的存储访问比例。 ➢ 命中时间：访问高层存储器所需要的时间，包括判断是 否命中所需时间。 ➢ 缺失代价（开销）：将相应的块从低层存储器替换到高 层存储器所需的时间。 ◼ 平均访存时间（AMAT） AMAT=命中时间+缺失率 x 缺失代价

52存储器技术 SRAM( Static rAM)技术 ■利用双稳态触发器存储信息 ■每个基本存储单元由6-8个晶体管组成 wL M2 M4 Q M6 M5 MI M3 BL

5.2 存储器技术 一. SRAM（Static RAM）技术 ◼ 利用双稳态触发器存储信息 ◼ 每个基本存储单元由6-8个晶体管组成

52存储器技术 SRAM( Static rAM)技术 ■组织成存储阵列结构,采用随机存取方式,因 此对任何数据访问时间都是固定的。 ■速度快 ■只需最小功率即可保持电荷,无需刷新 ■价格贵 ■主要用于二级 Cache

5.2 存储器技术 一. SRAM（Static RAM）技术 ◼ 组织成存储阵列结构，采用随机存取方式，因 此对任何数据访问时间都是固定的。 ◼ 速度快 ◼ 只需最小功率即可保持电荷，无需刷新 ◼ 价格贵 ◼ 主要用于二级Cache