《计算机组成原理》课程教学资源（PPT课件）第四章 主存储器

第四章主存储器

第四章 主存储器

4.1存储器处于全机中心地位·存储器：存放计算机程序和数据的设备·存储系统：包括存储器以及管理存储器的软硬件和相应的设备。1.计算机执行的程序和数据均放在存储器中2.采用了直接存储器存取(DMA)和输入输出通道技术。3.共享存储器的多处理机

4.1存储器处于全机中心地位 • 存储器：存放计算机程序和数据的设备 • 存储系统：包括存储器以及管理存储器的软硬件 和相应的设备. 1.计算机执行的程序和数据均放在存储器中。 2.采用了直接存储器存取(DMA)和输入输出通道 技术. 3.共享存储器的多处理机

4.2主存储器的分类·按存储介质分一半导体存储器、磁表面存储器、光存储器·按读写性质分1.随机读写存储器(randomaccessmemory,RAM)·静态随机存储器（SRAM）：动态随机存储器（DRAM）由于它们存储的内容断电则消失故称为易失性存储器2.只读存储器（read-onlymemory,ROM）·掩膜型ROM·可编程的ROM（programmableROM，PROM)·可擦写的PROM(erasablePROM，EPROM电可擦写的PROM（electricallyEPROM，EEPROM由于其内容断电也不消失故称为非易失性存储器

4.2主存储器的分类 • 按存储介质分 – 半导体存储器、磁表面存储器、光存储器 • 按读写性质分 1. 随机读写存储器（random access memory,RAM） • 静态随机存储器（SRAM）；动态随机存储器（DRAM） 由于它们存储的内容断电则消失故称为易失性存储器 2.只读存储器（read-only memory,ROM） •掩膜型ROM •可编程的ROM (programmable ROM, PROM) •可擦写的PROM(erasable PROM，EPROM) •电可擦写的PROM (electrically EPROM, EEPROM) 由于其内容断电也不消失故称为非易失性存储器

4.3存储器的主要技术指标主要技术指标有：主存容量，存储器存储时间和存储周期。存储容量(memorycapacity）：存放信息的总数，通常以字（word，字寻址）或字节（Byte,字节寻址）为单位表示存储单元的总数。微机中都以字节寻址,常用单位为KB、MB、GB、TB。存储器存储时间(memoryaccess time)：启动一次存储器操作到完成该操作所经历的时间。存储周期(memorycycletime)：连续启动两次独立的存储器操作所需间隔的最小时间

4.3 存储器的主要技术指标 存储周期(memory cycle time)：连续启动两次独 立的存储器操作所需间隔的最小时间. 主要技术指标有:主存容量,存储器存储时间和 存储周期. 存储容量(memory capacity)：存放信息的总数，通常 以字(word,字寻址)或字节 (Byte,字节寻址)为单位表示存 储单元的总数. 微机中都以字节寻址,常用单位为KB、MB、GB、TB。 存储器存储时间(memory access time)：启动 一次存储器操作到完成该操作所经历的时间

4.4主存储器的基本操作，主存储器用来暂时存储CPU正在使用的指令和数据，它和CPU的关系最为密切。CPU通过使用AR（地址寄存器）和DR（数码寄存器）和总线与主存进行数据传送为了从存储器中取一个信息字，CPU必须指定存储器字地址并进行“读，操作。CPU需要把信息字的地址送到AR，经地址总线送往主存储器.同时，CPU应用控制线（read）发一个“读”请求.此后，CPU等待从主存储器发来的回答信号通知CPU读”操作完成。主存储器通过ready线做出回答，若ready信号为“1"，说明存储字的内容已经读出，并放在数据总线上，送入DR。这时“取”数操作完成

4.4主存储器的基本操作 • 主存储器用来暂时存储CPU正在使用的指令和数 据,它和CPU的关系最为密切。CPU通过使用AR （地址寄存器）和DR（数码寄存器）和总线与 主存进行数据传送。 为了从存储器中取一个信息字，CPU必须指定存储 器字地址并进行“读’操作。CPU需要把信息字的地 址送到AR，经地址总线送往主存储器.同时，CPU应用 控制线（read）发一个“读”请求.此后，CPU等待从 主存储器发来的回答信号通知CPU‘读”操作完成。主 存储器通过ready线做出回答，若ready信号为“1”，说 明存储字的内容已经读出，并放在数据总线上，送入 DR。这时“取”数操作完成

为了“存”一个字到主存，CPU先将CPU信息字在主存中的ARDR地址经AR送地址n总线，并将信息字读/写地址总线送DR，同时发出数据总线写，命令。主存储控制总线ready器从数据总线接收到信息字并按地址主存储器总线指定的地址存储，然后经ready线发回存储器操作图4.1主存储器与CPU的联系完成信号，这时存，数操作完成

为了“存’一个字 到主存，CPU先将 信息字在主存中的 地址经AR送地址 总线，并将信息字 送DR,同时发出‘ 写’命令。主存储 器从数据总线接收 到信息字并按地址 总线指定的地址存 储，然后经ready 线发回存储器操作 完成信号,这时‘ 存’数操作完成

4.5读/写存储器导（随机存储器RAM静态存储器SRAM动画六管静态.swf依靠双稳态电路内部交叉反馈的机制存储信息。功耗较大，速度快，作Cache。动态存储器DRAM动画V四管，单管动态.swf依靠电容存储电荷的原理存储信息。功耗较小，容量大，速度较快，作主存

4.5读/写存储器（随机存储器RAM） 静态存储器SRAM 动画\六管静态.swf 依靠双稳态电路内部交叉反馈的机制存 储信息。功耗较大,速度快,作Cache。 动态存储器DRAM 动画\四管，单管动态.swf 依靠电容存储电荷的原理存储信息。 功耗较小,容量大,速度较快,作主存

静态存储器SRAM位线2Vcc位线1(1）存储单元和存储器T3T4T5T6T1、T3：MOS反相器T2、T4：MOS反相器T2T1触发器T5、T6：控制门管字线：选择存储单元字选位线：完成读/写操作择线当单元未选中时，字选择线保持低电位，两条位线保持高电位，T5、T6截止，触发器和位线隔开

1 静态存储器SRAM T1、T3：MOS反相器 Vcc 触发器 T3 T1 T4 T2 T2、T4：MOS反相器 T5 T6 T5、T6：控制门管 字选 择线 字线：选择存储单元 位线：完成读/写操作 位线2 (1)存储单元和存储器 位线1 当单元未选中时,字选择线保持低电位,两条位 线保持高电位, T5、T6截止，触发器和位线隔 开

读操作过程：位线2Vcc位线1字选择线为高电位，单元被选中。若原来处于T3T4T5T6“1”"态（T1导通、T2截止），有电流自位线1T2广T1?流向T1，位线1产生一个负脉冲 (由高变低)，位线2不产因T2截止，生负脉冲。字选择线（T1截止、若触发器处于“0”态，T2导通），有电流自位线2流向T2位线2产生一个负脉冲。根据哪条线产生负脉冲可判定存0”还是“1

字选择线为高电位,单 元被选中。若原来处于 “1”态（T1导通、T2截 止），有电流自位线1 流向T1，位线1产生一 个负脉冲（由高变低）。 因T2截止，位线2不产 生负脉冲。 Vcc T3 T1 T4 T2 T5 T6 字选 若触发器处于“0”态， （T1截止、 择线 T2导通），有电流自位线2流向T2， 位线2产生一个负脉冲。根据哪条 线产生负脉冲可判定存“0”还是“1”。 位线 位线2 1 读操作过程：

写操作过程：位线2Vcc位线1写“1”：位线1送低电位位线2送高电位，单元被T3T4T5T6选中时，位线2通过T6向T1栅极充电，使T1导T2T1广通、而T2通过T5和位线1放电，使T2截止），从而写入“1”。字选写“0”：位线1送高电位，位线2送择线低电位，单元被选中时，位线1通过T5向T2栅极充电，使T2导通、而T1通过T6和位线2放电，使T1截止）从而写入“0

写“1”：位线1送低电位， 位线2送高电位,单元被 选中时，位线2通过T6 向T1栅极充电，使T1导 通、而T2通过T5和位线 1放电，使T2截止）， 从而写入“1”。 Vcc T3 T1 T4 T2 T5 T6 字选 择线 写“0”：位线1送高电位，位线2送 低电位,单元被选中时，位线1通过 T5向T2栅极充电，使T2导通、而T1 通过T6和位线2放电，使T1截止）， 从而写入“0”。 位线 位线2 1 写操作过程：