中南民族大学：《数字电子技术基础》（第四版）第五章 时序逻辑电路（阎石）

第五章时序逻辑电路 §5-1概述 §5-2时序逻辑电路的分析方法 §5-3若干常用的时序逻辑电路 §5-4时序逻辑电路的设计方法

第五章 时序逻辑电路 §5-1 概述 §5-2 时序逻辑电路的分析方法 §5-3 若干常用的时序逻辑电路 §5-4 时序逻辑电路的设计方法

§5-1概述 时序逻辑电路的特点 1、功能特点 任一时刻的输出信号不仅取决于此时刻的输入信号, 而且取决于上一个时刻的输出状态。 2、电路特点 包含组合逻辑电路和存储电路;包含反馈电路 反馈电路将存储电路的输岀状态反馈到组合逻辑电路 的输入端,与输入信号一起共同决定电路的输出

§5-1 概述 反馈电路将存储电路的输出状态反馈到组合逻辑电路 的输入端，与输入信号一起共同决定电路的输出。 时序逻辑电路的特点 1、功能特点 而且取决于上一个时刻的输出状态。 包含组合逻辑电路和存储电路；包含反馈电路。 任一时刻的输出信号不仅取决于此时刻的输入信号， 2、电路特点

§5-2时序逻辑电路的分析方法 重点讲同步时序逻辑电路的分析方法。 同步时序电路:构成电路的每块触发器的时钟脉冲来自同 个脉冲源,同时作用在每块触发器上。 异步时序电路:构成电路的每块触发器的时钟脉冲来自不 同的脉冲源,作用在每块触发器上的时间也不一定相同 同步时序逻辑电路的分析步骤 1、写输出方程 5、画状态转换图 2、写驱动方程 6、画时序波形图 3、写状态方程 分析其功能 4、填状态转换表 8、检查自启动

§5-2 时序逻辑电路的分析方法 v 重点讲同步时序逻辑电路的分析方法。 v 同步时序电路：构成电路的每块触发器的时钟脉冲来自同 一个脉冲源，同时作用在每块触发器上 。 v 异步时序电路：构成电路的每块触发器的时钟脉冲来自不 同的脉冲源，作用在每块触发器上的时间也不一定相同。 一、同步时序逻辑电路的分析步骤 1、写输出方程 2、写驱动方程 3、写状态方程 4、填状态转换表 5、画状态转换图 6、画时序波形图 7、分析其功能 8、检查自启动

二、举例试分析下图时序电路的逻辑功能 Y Q11Q2 Q3& 少C1 >C1 心Cl IK IK CP 解:1)输出方程Y=Q2Q2 K1=1 2)驱动方程J2=Q1:K2=Q2Q1 J3=Q2Q1;K3=Q2 Q,n+1=J,QI+KQI=Q3Q2 Q1=(Q3+Q2) Q1 3)状态方程Q2+=Q2+K2Q2Q2Q1+QQ2Q1 Q3n+=J3Q3+K3Q3=Q3Q2Q1+Q3Q2

二、举例 试分析下图时序电路的逻辑功能。 解： 1）输出方程 Y = Q3Q2 2）驱动方程 J3 = Q2Q1 ； J1 = Q3Q2 ； K2 = Q3 Q1 3) 状态方程 =Q3Q2 Q1 =Q2Q1+Q3Q2Q1 =Q3Q2Q1+Q3Q2 Q1 n+1 = J1Q1+K1Q1 Q2 n+1 = J2Q2+K2Q2 Q3 n+1 = J3Q3+K3Q3 K1 = 1 J2 = Q1 ； K3 = Q2 =（Q3+Q2）Q1 Q1 Q2 Q3 Y CP 1J 1K 1J 1K 1J 1K & 1 & Q1 Q2 Q3 C1 C1 C1

4)状态转换表 CP的顺序Q3Q2Q1Y 已知: 设:0 0 0 0 Q3+1=Q3 Q2Q1+Q3Q 0 0 2叶+1=Q2Q1+Q3Q2Q1 0 001 0 0 011Qm+=(Q5+Q2)Q1 4 00 Y=Q3 6 0 00 设:0 010

4）状态转换表 CP的顺序 Q3 Q2 Q1 Y 设： 0 0 0 0 设：0 1 1 1 则：1 0 0 0 Q1 n+1 Q2 n+1 Q3 n+1 =Q2Q1+Q3Q2Q1 =Q3Q2Q1+Q3Q2 =（Q3+Q2）Q1 Y = Q3Q2 则： 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 0 0 0 0 0 0 1 7 0 0 0 0 已知：

5)状态转换图 000 001 010 01 (Q3Q2Q /1 10 /0 101 100 6)时序图 LULTUTTL 7、分析电路的功能 t随CP的输入,电路循 Q1 00 环输出七个稳定状态 02 所以是七进制计数器。 Y端的输出是此七进制 03 计数器的进位脉冲。 1[0 少D 8、检查自启动 由状态转换表知, t此电路能自启动

5）状态转换图 000 001 010 011 111 110 101 100 /0 Q3Q2Q1 /1 /Y /0 /0 /0 /0 /0 /1 6） 时序图 CP t Q3 t Y t Q2 t 7、分析电路的功能 8、检查自启动 由状态转换表知， 此电路能自启动。 1 2 3 4 5 6 7 Q1 t 随CP的输入，电路循 环输出七个稳定状态， 所以是七进制计数器。 Y端的输出是此七进制 计数器的进位脉冲。 1 1 0 0 0 0

§5-3若干常用的时序逻辑电路 5-3-1寄存器和移位寄存器 5-3-2计数器 5-3-3顺序脉冲发生器

§5-3 若干常用的时序逻辑电路 5-3-1 寄存器和移位寄存器 5-3-2 计数器 5-3-3 顺序脉冲发生器

5.3.1寄存器和移位寄存器 、寄存器 1、电路结构(用四块D触发器构成) 2、工作原理 存入 0 0 0 Q2 D入R1D入R1D入R R RD 指令 若输入:1 0 0 C几存数

5.3.1 寄存器和移位寄存器 一、寄存器 （用四块D触发器构成） 若输入：1 0 0 1 0 0 0 0 1、电路结构 存入： 1 0 0 1 2、工作原理 存数 CP 指令 Q0 Q1 Q2 Q3 D0 D1 D2 D3 1D R 1D R 1D R 1D R RD

移位寄存器 1、左移位电路组成 Q0 Q2 Q DIL ID ID ID (从Q0向Q3移) Cl C14 C1 C14 DL是左移数据输入端;FA FFB FFC FFD Q0端是串行输出端; CP Q0Q1Q2Q3端是并行输出端。 2、工作过程 左移状态表 例如:要移入DDD2D300Q1QQ3DC顺序 ⅩXXD0D0 XX DO D1 DI 4个CP过后, D0D1D2D3移入 ⅩDoD1D2D23

二、 移位寄存器 1、左移位电路组成 （从Q0 向Q3移) Q0端是串行输出端； DIL是左移数据输入端； 1D C1 FFD Q3 1D C1 FFC Q2 1D C1 FFB Q1 1D C1 FFA Q0 CP DIL Q0Q1Q2Q3 端是并行输出端。 2、工作过程 例如：要移入D0D1D2D3 左移状态表 Q0 Q1 Q2 Q3 DIL CP顺序 X X X D0 X X D0 D1 X D0 D1 D2 D0 D1 D2 D3 4个CP过后， D0D1D2D3移入 D0 1 D1 2 D2 3 D3 4

4、集成移位寄存器74LS194 0001 向右移举例: 1234 1-RQ0Q1023c 0-DIR 74LS194S DIL DO DI D2 D3 SoHh 功能表: 可题: RD|S1S0工作状态 4个CP后,为什么向 0 XX 清零 右移入了4个1 100 保持 101右移(向QD移) 要想只将一个1右移, 1|10左移(向QA移) 操作过程见上 111并行输入 VCD奩心

4、集成移位寄存器74LS194 功能表： RD S1 S0 工作状态 0 x x 清零 1 0 0 保持 1 0 1 右移(向QD移) 1 1 1 并行输入 1 1 0 左移(向QA移) 1 0 1 1 1 1 1 1 1 2 3 4 问题： 4个CP后，为什么向 右移入了4个1 ? 向右移举例： 1 要想只将一个1右移， 操作过程见上： 0 0 0 01 10 1 1 0 Q0 Q1 Q2 Q3 CP S1 S0 74LS194 RD D0 D1 D2 D3 DIR DIL 1 2 3 4