《单片机原理及应用》课程教学资源（PPT教学课件）第五章 单片机存储器扩展技术

第五章 单片机存储器扩展技术

第五章 单片机存储器扩展技术

5.1存储器系统基本知识 5.1.1存储器的分类 1.只读存储器(ROM (1)掩模工艺ROM (2)可一次性编程ROM(PROM) (3)紫外线擦除可改写ROM( EPROM) (4)电擦除可改写ROM( EEPROM或 E2PROM) (5)快擦写ROM(f1 ash rom)

5.1 存储器系统基本知识 5.1.1 存储器的分类 1. 只读存储器（ROM） （1） 掩模工艺ROM （2）可一次性编程ROM（PROM） （3）紫外线擦除可改写ROM（EPROM） （4）电擦除可改写ROM（EEPROM或E 2PROM） （5）快擦写ROM（flash ROM）

2.随机存储器RAM(也叫读写存储器) (1)双极型RAM (2)金属氧化物(MOS)RAM ①静态RAM(SRAM) ②动态RAM(DRAM) ③集成RAM(iRAM) ④非易失性RAM( NVRAM)

2. 随机存储器RAM（也叫读写存储器） （1） 双极型RAM （2） 金属氧化物（MOS）RAM 静态RAM（SRAM） 动态RAM（DRAM） 集成RAM（i RAM） 非易失性RAM（NVRAM）

51.2存储器的主要性能指标 1.存贮容量 2.存取时间 3.可靠性 4.功耗

5.1.2 存储器的主要性能指标 1. 存贮容量 2. 存取时间 3. 可靠性 4. 功耗

52系统扩展概述 用单片机组成应用系统时,首先要考虑单片机所具有的各 种功能能否满足应用系统的要求。如能满足,则称这样的系统 为最小应用系统 图51(a)为MCS-51系列中8051和8751单片机的最小系统。 图51(b)为由8031、8032单片机组成的最小系统。 XTALI P2.3 高8位地址线 20PF 12MHZ 地址锁存器 20PF XTAL2 80C51 370低 2732 87C51 8031 RESET IK 图5.1MCS-51系列最小化系统

5.2 系统扩展概述 用单片机组成应用系统时，首先要考虑单片机所具有的各 种功能能否满足应用系统的要求。如能满足，则称这样的系统 为最小应用系统。 图5.1(a)为MCS－51系列中8051和8751单片机的最小系统。 图5.1（b）为由8031、8032单片机组成的最小系统。 P2.3 | P2.0 ALE P 0 PSEN 8031 E A 74LS 373 地址锁存器 高8位地址线 低8位地址线 8位数据线 OE CE 2732 D7 | D0 A7 | A0 A11 | A8 80C51 87C51 XTAL1 XTAL2 P 0 P 1 P 2 P 3 RESET 12MHZ 22uF 1 K 200 8 8 8 8 20PF 20PF +5V 图5.1 MCS-51系列最小化系统 （a） （b）

为了使单片机能方便地与各种扩展芯片连接,应将单片机 的外部连接变为一般的微型机三总线结构形式。即地址总线 数据总线和控制总线。对MCS-51系列单片机,其三总线由下 列通道口的引线组成 地址总线:由P2口提供高8位地址线(A8--A15),此口 具有输出锁存的功能,能保留地址信息。由P口提供低8位地址 线。由于P0口是地址、数据分时使用的通道口,所以为保存地 址信息,需外加地址锁存器锁存低8位的地址信息。一般都用 ALE正脉冲信号的下降沿控制锁存时刻。 数据总线:由P口提供。此口是双向、输入三态控制的通 道口 控制总线:扩展系统时常用的控制信号为地址锁存信号 ALE,片外程序存储器取指信号以及数据存储器RAM和外设接 口共用的读写控制信号等

为了使单片机能方便地与各种扩展芯片连接，应将单片机 的外部连接变为一般的微型机三总线结构形式。即地址总线、 数据总线和控制总线。对MCS－51系列单片机，其三总线由下 列通道口的引线组成： 地址总线：由P2口提供高8位地址线（A8――A15），此口 具有输出锁存的功能，能保留地址信息。由P0口提供低8位地址 线。由于P0口是地址、数据分时使用的通道口，所以为保存地 址信息，需外加地址锁存器锁存低8位的地址信息。一般都用 ALE正脉冲信号的下降沿控制锁存时刻。 数据总线：由P0口提供。此口是双向、输入三态控制的通 道口。 控制总线：扩展系统时常用的控制信号为地址锁存信号 ALE，片外程序存储器取指信号以及数据存储器RAM和外设接 口共用的读写控制信号等

图52为单片机扩展成三总线的结构图。扩展芯片与主机相 连的方法同一般三总线结构的微处理机完全一样。 地址总线 P2 A8-A15 高八位 地址锁存器 ALE 74LS 373 A0-A7 地址总线 8031 低八位 PO DO-D7 数字总线 PSEN 控制总线 WR 图52单片机的三总线结构

图5.2为单片机扩展成三总线的结构图。扩展芯片与主机相 连的方法同一般三总线结构的微处理机完全一样。 图5.2 单片机的三总线结构 P2 ALE P0 PSEN RD WR 8031 EA 74LS 373 地址锁存器 A8–A15 A0–A7 D0–D7 控制总线 数字总线 地址总线 高八位 地址总线 低八位

53访问外部程序、数据存储器的时序 53.1访问外部程序存储器时序 操作时序如图5.3所示,其操作过程如下 1)在SP2时刻产生AE信号 (2)由P0、P2口送出16位地址,由于P0口送出的低8位地址 只保持到SP2,所以要利用AE的下降沿信号将P0口送出的低8位 地址信号锁存到地址锁存器中。而P2口送出的高8位地址在整个 读指令的过程中都有效,因此不需要对其进行锁存。从S2P2起, ALE信号失效。 (3)从S2P开始,开始有效,对外部程序存储器进行读操 作,将选中的单元中的指令代码从P0口读入,SP2时刻,失效。 (4)从SP2后开始第二次读入,过程与第一次相似

5.3 访问外部程序、数据存储器的时序 5.3.1 访问外部程序存储器时序 操作时序如图5.3所示，其操作过程如下。 （1）在S1 P2时刻产生ALE信号。 （2）由P0、P2口送出16位地址，由于P0口送出的低8位地址 只保持到S2 P2，所以要利用ALE的下降沿信号将P0口送出的低8位 地址信号锁存到地址锁存器中。而P2口送出的高8位地址在整个 读指令的过程中都有效，因此不需要对其进行锁存。从S2 P2起， ALE信号失效。 （3）从S3 P1开始，开始有效，对外部程序存储器进行读操 作，将选中的单元中的指令代码从P0口读入，S4 P2时刻，失效。 （4）从S4 P2后开始第二次读入，过程与第一次相似

1个机器周期 P11P2|P11P2|P11P2|P1P2P11P2|P11P2|PlP2 时钟几几几几几几几几几几几LL ALE PSEN P2 A8-A15 X A8~A15 A8-A5 P0-(指令>〈M07>〈指令一 图53MCS-51系列单片机访问外部程序存储器的时序图

图5.3 MCS-51系列单片机访问外部程序存储器的时序图 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 S1 S2 S3 S4 S5 S6 1个机器周期 P1 P2 S1 OSC 时钟 ALE PSEN P2 P0 A8~A15 A8~A15 A8~A15 指令 A0~A7 指令 A0~A7 指令

532访问外部数据存储器时序 下面以读时序为例进行介绍,其相应的操作时序如图54所示。 第1个机器周期 第2个机器周期 S1S2|S3|S4 S6S1|S2|S3|S4|S5|S6 ALE PSEN RD P2 A15~A8 A15~A8 A15~A8 0—〈数据〉<0A 图54MCS-51系列单片机访问外部数据存储器的时序图

5.3.2 访问外部数据存储器时序 下面以读时序为例进行介绍，其相应的操作时序如图5.4所示。 图5.4 MCS-51系列单片机访问外部数据存储器的时序图 S1 S2 S3 S4 S5 S6 第1个机器周期 S1 S2 S3 S4 S5 S6 第2个机器周期 ALE RD P2 P0 A15 ~ A8 A15 ~ A8 A15 ~ A8 A0~A7 指令 地址 数据 A0~A7 PSEN