西北工业大学网络教育学院：《计算机系统结构》课程PPT讲义课件_第四章 存贮体系

第4章存贮体系 4存贮体系的形成与性能 42虚拟存贮 4.3高速缓冲存贮器 Cache 44主存保护

第4章 存贮体系 4.1存贮体系的形成与性能 4.2虚拟存贮 4.3高速缓冲存贮器Cache 4.4主存保护

本章重点: 段页式和页式虚拟存贮器的原理;页式虚拟存 贮器的地址映像;LRU/FIF0/OPT替换算法进行页 面替换的过程模拟;LRU算法对页地址流的堆栈 处理模拟及性能分析; Cache存贮器的直接和组 相联地址映像;LRU替换算法的硬件实现及替换 过程模拟; Cache存贮器的性能分析等。 °本章难点: 段页式和页式中虚实地址的计算;各种页面替 换算法的模拟和页面命中率的计算; Cache组相 联映像和块替换算法的模拟

•本章重点： 段页式和页式虚拟存贮器的原理；页式虚拟存 贮器的地址映像；LRU/FIFO/OPT替换算法进行页 面替换的过程模拟；LRU算法对页地址流的堆栈 处理模拟及性能分析；Cache存贮器的直接和组 相联地址映像；LRU替换算法的硬件实现及替换 过程模拟；Cache存贮器的性能分析等。 •本章难点： 段页式和页式中虚实地址的计算；各种页面替 换算法的模拟和页面命中率的计算；Cache组相 联映像和块替换算法的模拟

41存贮体系的形成与性能 411发展存贮体系的必要性 1.存贮器的性能要求 1)大容量 2)高速度 3)低价格

4.1 存贮体系的形成与性能 4.1.1发展存贮体系的必要性 1.存贮器的性能要求 1)大容量 2)高速度 3)低价格

2.容量 Sw=W··m W:存贮体的字长,单位为bit或Byte。 l:每个存贮体的字数。 m:并行工作的存贮体的个数。 3.速度 从下面三个方面来描述: 1)访问时间TA TA是存贮器接到访存到信息被读到数据总线上 所需的时间。是确定cPU与存贮器时间关系的重 要指标

2.容量 SM=W ·l ·m W：存贮体的字长，单位为bit或Byte。 l：每个存贮体的字数。 m：并行工作的存贮体的个数。 3.速度 从下面三个方面来描述： 1)访问时间TA TA是存贮器接到访存到信息被读到数据总线上 所需的时间。是确定CPU与存贮器时间关系的重 要指标

2)存贮周期Tw T是连续启动一个存贮体所需要的时间间隔。 一般来说总比TA大。 3)存贮器频宽 是指存贮器可以提供的数据传送率,一般用每 秒钟所传送的信息位数来衡量。 a)最大频宽Bw(极限频宽) 是存贮器连续访问时能提供的频宽。 单体:BM=W/TM m体并行工作:BM=mW/T b)实际频宽 实际频宽小于最大频宽B

2)存贮周期TM TM是连续启动一个存贮体所需要的时间间隔。 一般来说总比TA大。 3)存贮器频宽 是指存贮器可以提供的数据传送率，一般用每 秒钟所传送的信息位数来衡量。 a)最大频宽BM(极限频宽) 是存贮器连续访问时能提供的频宽。 单体： BM =W/TM m体并行工作：BM =mW/TM b)实际频宽 实际频宽小于最大频宽BM

4.价格 可以用总价格或每位价格c来表示。具有SM 位的存贮器每位价格c=0/SM。其中包括了存贮 器本身的价格和为该存贮器操作所必须的外围 电路的价格。 5结论 由于存贮器的价格、速度和容量的要求是矛盾 的,为了同时满足三方面的要求,在一个完整 的存贮体系中,必须采用不同工艺的存贮器, 使得信息以各种方式分布于不同的存贮体

4.价格 可以用总价格C或每位价格c来表示。具有SM 位的存贮器每位价格c=C/SM。其中包括了存贮 器本身的价格和为该存贮器操作所必须的外围 电路的价格。 5.结论 由于存贮器的价格、速度和容量的要求是矛盾 的，为了同时满足三方面的要求，在一个完整 的存贮体系中，必须采用不同工艺的存贮器， 使得信息以各种方式分布于不同的存贮体

比如: 主存当前活跃的信息,快,少 辅存暂时不用的信息,慢,多 虚存sWap 从速度来说,主存远远跟不上CPU的要求,为 了弥补这一差距,特引入并行和重叠技术,构 成并行主存系统,但这种并行主存的方法提高 频宽是有限的,因此还需从系统结构入手,发 展存贮体系

比如： 主存 当前活跃的信息，快，少 辅存 暂时不用的信息，慢，多 虚存 swap 从速度来说，主存远远跟不上CPU的要求，为 了弥补这一差距，特引入并行和重叠技术，构 成并行主存系统，但这种并行主存的方法提高 频宽是有限的，因此还需从系统结构入手，发 展存贮体系

41.2并行主存系统频宽的分析 1.类型 读出寄存器 1)单体单字 W位 存贮器字长W与cPU字长W 相同,一次访问一个存贮器 字,主存最大频宽BMW/TM 地址寄存器 单体单字存贮器

4.1.2并行主存系统频宽的分析 1.类型 1)单体单字 存贮器字长W与CPU字长W 相同,一次访问一个存贮器 字,主存最大频宽BM =W/TM W位 读出寄存器 地址寄存器 单体单字存贮器 l

2)单体多字 存贮器字长等于m个 cPU字BM=mW/TM 单字长寄存器 啦位鞠位 地址寄存器 单体多字(m=4)存贮器

2)单体多字 存贮器字长等于m个 CPU字,BM =mW/TM W位 W位 W位 W位 地址寄存器 单体多字(m=4)存贮器 W位 单字长寄存器

3)多体单字交叉 CPU I OP 总线控制 地址寄存器0地址寄存器1地址寄存器2地址寄存器3 主控(主存控制部件 多体(m=4)交叉存贮器

3)多体单字交叉 总线控制 地址寄存器0 地址寄存器1 地址寄存器2 地址寄存器3 M0 M1 M2 M3 主控(主存控制部件) CPU IOP …… …… …… …… 多体(m=4)交叉存贮器