襄樊职业技术学院：《在系统编程技术》课程电子教案（PPT教学课件）第8讲 isp技术应用设计方法

系统可编程技不 第8讲 isp技术应用设计方法

在系统可编程技术 第8讲 isp技术应用设计方法

TP-D0WN自顶向下设计 数字系统 功能模块1 功能模块2 功能模块n 子模块11子模块12 子模块1n 子模块21 子模块111

TOP-DOWN 自顶向下设计 数字系统 功能模块1 功能模块2 …… 功能模块n 子模块11 子模块12 …… 子模块1n 子模块21 …… 子模块111 ……

设计准则 1、分割准则: 分割后最底层的模块应适合用逻辑语言进 行表达。 相似的功能应尽量设计成共享模块,以减 少重复设计,提高设计效率。 接口信号线最少:以交互信号线最少的地 方为边界划分模块。 结构匀称。 通用性好,易于移植

设计准则 • 分割后最底层的模块应适合用逻辑语言进 行表达。 • 相似的功能应尽量设计成共享模块，以减 少重复设计，提高设计效率。 • 接口信号线最少：以交互信号线最少的地 方为边界划分模块。 • 结构匀称。 • 通用性好，易于移植。 1、 分割准则：

设计准则 2、系统的可观测性 系统的可观测性问题是指:在系统设计 中,应同时考虑功能检查和性能测试。 在系统设计的同时设计观测电路(即:观测 器),将系统内部的重要信号引向器件管脚输出, 供外部测试 般可将系统的关键点信号,以及具有代表 性的节点和线路上的信号,引向器件管脚输出, 供外部测试。如:时钟、同步信号等

2、 系统的可观测性 系统的可观测性问题是指：在系统设计 中，应同时考虑功能检查和性能测试。 在系统设计的同时设计观测电路（即：观测 器），将系统内部的重要信号引向器件管脚输出， 供外部测试。 一般可将系统的关键点信号，以及具有代表 性的节点和线路上的信号，引向器件管脚输出， 供外部测试。如：时钟、同步信号等。 设计准则

设计准则 3、同步和异步电路的选择 在设计时应尽可能采用同步电路设计,避免 使用异步电路。这样可以减少毛刺

设计准则 3、同步和异步电路的选择 在设计时应尽可能采用同步电路设计，避免 使用异步电路。这样可以减少毛刺

设计准则 4、最优化设计 由于PLD的逻辑资源、连线资源和l/0资源 是有限的,器件的速度和性能也是有限的,因此 系统设计要考虑最优化。 两个约束条件:边界条件、最优化目标。 边界条件:指器件的资源和性能限制。 最优化目标:器件资源利用率最高。系统工作 速度最快,延时最小。布线最容易, 可实现性最强

4、最优化设计 由于PLD的逻辑资源、连线资源和I/O资源 是有限的，器件的速度和性能也是有限的，因此 系统设计要考虑最优化。 两个约束条件：边界条件、最优化目标。 边界条件：指器件的资源和性能限制。 最优化目标： 器件资源利用率最高。系统工作 速度最快，延时最小。布线最容易， 可实现性最强。 设计准则

例:设计一个可控加/减运算器。 设计步骤: 1、设计项目的划分: U1加法运算器模块 U2减法运算器模块 υ3输出模式控制模块 2、顶层模块设计 3、底层模块设计 、逻辑功能仿真

例：设计一个可控加/减运算器。 设计步骤： 1、设计项目的划分： U1加法运算器模块 U2减法运算器模块 U3输出模式控制模块 2、顶层模块设计 3、底层模块设计 4、逻辑功能仿真

1、建立新项目 ispLEVER Project Navigator=[D:沈鸿星1,\EALE\ fujian\ Untitled,sym 回 File view Source Process Options Tools Window Help 图1c曝励? 胆包4M|c圆 ources in Projec Processes for current 日 Untitled SpLSI5256VE-165LF256 xispLEVER Auto-Make Log File arting: D: \ispTOOIS5 0 STRTispcpld\bin\checkini exe -errsautomake err "d: \ispTOOLS5 0 STRT\ Done:completed successfully 4>Automake Log/ XE Revision Controls(OFF) 2 开始好2网址,「四招高证券,[偏2如 S Microsoft EE ispLEVER 收110

1、建立新项目

2、画出顶层原理图 ispLEVER Project Navigator-[D:沈鸿星1-\ EXA IPLE\jiajian\Untitled.synl ld× File. y Schematic Editor- TOP- Sheet Draring区 Sources in Project Untitled nDo ispLSI5256VE-165LF256 E-E top (top. sch) 百 Updating: Hierard 3 a start to record t ■■■■■ RES3 Finished recorder Starting Done: completed 4Autonake Lo E Revision Controls File successfully saved Select A Command Ready 开③好13.[0 m招商证 E Micros BislEY * Schema

2、画出顶层原理图

3、设计底层模块U1 ispLEVER Project Navigator-D:沈鸿星1…\ EXA\jiajian\ Untitled.syn File View Source Frocess Options Tools Window Hely D cONormal 步函卧C回曝励?妇 包= Sources in Project YY Text Editor- [ul abl] 区 回 File Edit View Templates Tools Options Window Help 口 Document: ispLSI5258V2-1651256 回回回画四Q四回图团翅图[ MODULE U A Ul(ul.abl A3.A0. B3. B0 PIN 03 O0 PIN ISTYPE COM A=[3..A0] X AHDL 2BLF ABEL-HDI B=[B3.BO JispLEVER 5 0 Cop Portions Copyright Portions Copyright EQUATIONS ortions one: completed su END DNAutomake Log Es Revision Controls (of I Ln 12 Col 9 15 WR Rec Off No Wrap DOS INS NUM CAP Document 1 of 1 Ready c世 开始好123,四招证,2n,·「国,自1,tE,130

3、设计底层模块U1