浙江传媒学院：《数字电子技术基础》课程电子教案（PPT课件讲稿）第四章 常用组合逻辑功能器件

教学要求 理解常用中规模集成编码器、译码器电路的结构及应用。 掌握编码器、译码器的逻辑功能,设计方法。 重点、难点: 编码器、译码器的逻辑功能。 中规模集成编码器、译码器电路的结构及应用。 作业:P17341.142.14.23

41编码器 所谓编码就是赋予选定的一系列二进制代码以 固定的含义。(从码的角度看) 给输入信号一个特定代码。(从信号角度看) 、二进制编码器 将一系列信号状态编制成二进制代码。 n个二进制代码(m位二进制数)有2种不 同的组合,可以表示2n个信号

4.1 编码器 所谓编码就是赋予选定的一系列二进制代码以 固定的含义。（从码的角度看） 给输入信号一个特定代码。（从信号角度看） n个二进制代码（n位二进制数）有2n种不 同的组合，可以表示2n个信号。 一、二进制编码器 将一系列信号状态编制成二进制代码

(一)3位二进制编码器 例:用与非门组成三位二进制编码器 八线-三线编码器 设八个输入端为I~7,八个信号,与之对应的输 出设为Y0、Y1、Y2,共三位二进制数。 设计编码器的过程与设计一般的组合逻辑电路 相同,首先要列出真值表,然后写出逻辑表达式并 进行化简,最后画出逻辑图

（一）3位二进制编码器 设八个输入端为I0I7，八个信号，与之对应的输 出设为Y0、Y1、Y2，共三位二进制数。 设计编码器的过程与设计一般的组合逻辑电路 相同，首先要列出真值表，然后写出逻辑表达式并 进行化简，最后画出逻辑图

输出 输入 Y y00 输输 0 出入 0000111 位个 0 互 真值表 进斥 制的 代信 码 14+15+/6+ 7= 4151617 V1=12+I3+I6+l=1231617 0=1+13+/s+/7= 1131517

输入 输 出 Y2 Y1 Y0 I0 I1 I2 I3 I4 I5 I6 I7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 输 入 8 个 互 斥 的 信 号 输 出 3 位 二 进 制 代 码 1 3 5 7 0 1 3 5 7 2 3 6 7 1 2 3 6 7 4 5 6 7 2 4 5 6 7 Y I I I I I I I I Y I I I I I I I I Y I I I I I I I I               

逻辑表达式 l4+1+1+12=145161 12+13+16+/7=12/3/6/7 Y0=1+/3+/5+17=11/3/5 逻辑图 Y Y ≥1 & l15 1 1o L,IGs4 (a)由或门构成 (b)由与非门构成

1 3 5 7 0 1 3 5 7 2 3 6 7 1 2 3 6 7 4 5 6 7 2 4 5 6 7 Y I I I I I I I I Y I I I I I I I I Y I I I I I I I I                I 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0 Y2 Y1 Y0 I 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0 Y2 Y1 Y0 (a) 由或门构成 (b) 由与非门构成 ≥1 ≥1 ≥1 & & & 逻 辑 表 达 式 逻辑图

存在问题:几个输入信号同时出现,输出将变成不确定 解决办法:不同的信号给予不同的优先级 (二)3位二进制优先编码器 优先编码器:允许几个信号同时输入,但电路只对其 中优先级别最高的进行编码,不理睬级别低的信号 实用优先编码器(74148):在普通编码器的基础 上再增加三个控制端和两个电源端,并用负逻辑电路实 现,详细参见教材第129页的图4.1.3

存在问题：几个输入信号同时出现，输出将变成不确定 解决办法：不同的信号给予不同的优先级 （二）3位二进制优先编码器 优先编码器：允许几个信号同时输入，但电路只对其 中优先级别最高的进行编码，不理睬级别低的信号。 实用优先编码器（74148）：在普通编码器的基础 上再增加三个控制端和两个电源端，并用负逻辑电路实 现，详细参见教材第129页的图4.1.3

3位二进制优先编码器 在优先编码器中优先级别高的信号排斥级别低的,即具有单方面排斥的特性。 设l的优先级别最高,l次之,依此类推,l最低。 输 入 输 出 Y Y Y 真01×××××X 0 值 1××××× 表 00000 01×××× 0 0 00 ×× 100 × 000 0 00 0

3位二进制优先编码器 在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。 输 入 I 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0 输 出 Y2 Y1 Y0 1 × × × × × × × 0 1 × × × × × × 0 0 1 × × × × × 0 0 0 1 × × × × 0 0 0 0 1 × × × 0 0 0 0 0 1 × × 0 0 0 0 0 0 1 × 0 0 0 0 0 0 0 1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 设I7的优先级别最高，I6次之，依此类推，I0最低。 真 值 表

逻辑表达式 Y=l+l/+/ 7 7l65+1n16l54 =1n+16+/5+/4 ,=I+I1+ 1,+ 716151413 71615141312 =17+6+I2+ 10=1+1n6l5+7 716151413 615 43+ 6141211

                             7 6 5 6 4 3 6 4 2 1 0 7 7 6 5 7 6 5 4 3 7 6 5 4 3 2 1 7 6 5 4 3 5 4 2 1 7 7 6 7 6 5 4 3 7 6 5 4 3 2 7 6 5 4 2 7 7 6 7 6 5 7 6 5 4 I I I I I I I I I I Y I I I I I I I I I I I I I I I I I I I I I I I I Y I I I I I I I I I I I I I I I I I I Y I I I I I I I I I I 逻辑表达式

逻辑图 8 ≥1 线3线优先编码 器 如果要求输出、输入均为反变量,则只要在图中的每一个 输出端和输入端都加上反相器就可以了

逻辑图 1 1 1 1 ≥1 ≥1 & ≥1 & Y2 Y1 Y0 I 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0 8 线 -3 线 优 先 编 码 器 如果要求输出、输入均为反变量，则只要在图中的每一个 输出端和输入端都加上反相器就可以了

(三)集成3位二进制优先编码器 成3二进制优先编码器74LS148 VCC YS YEX 13 12 Y2 YI Yo Ys YEX 1615141312 109 679 1514 74LS148 74LS148 15 6 17 ST Y2 Y GND ST 16 312h10 (a)引脚排列图 (b)逻辑功能示意图 ST(ED为使能输入端,低电平有效。K(EO)为使能输出端,通常接至低 位芯片的端。K和ST配合可以实现多级编码器之间的优先级别的控制。 Yx(GS)为扩展输出端,是控制标志 0表示是编码输出 YEx=1表示不是编码输出

（三）集成3位二进制优先编码器 VCC YS YEX I 3 I 2 I 1 I 0 Y0 I 4 I 5 I 6 I 7 ST Y2 Y1 GND 16 15 14 13 12 11 10 9 74LS148 1 2 3 4 5 6 7 8 Y2 Y1 Y0 YS YEX ST I 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0 6 7 9 15 14 74LS148 5 4 3 2 1 13 12 11 10 (a) 引脚排列图 (b) 逻辑功能示意图 集成3位二进制优先编码器74LS148 ST (EI)为使能输入端，低电平有效。YS (EO)为使能输出端，通常接至低 位芯片的端。YS 和ST配合可以实现多级编码器之间的优先级别的控制。 YEX (GS)为扩展输出端，是控制标志。 YEX ＝0表示是编码输出； YEX ＝1表示不是编码输出