西华大学：《微机原理与应用》课程教学资源（课件讲稿）第5章 处理器总线时序和系统总线

第5章处理器总线时序和系统总线 处理器总线 IA-32微处理器的工作状态 °处理器时序 系统总线

第5章 处理器总线时序和系统总线 • 处理器总线 • IA-32微处理器的工作状态 • 处理器时序 • 系统总线

5.1处理器总线(P161、P205) ■8086微处理器的引脚功能 8086/8088最小组态和最大组态两种工作组态 最小组态:系统中只有一片8088,其存储容量 不大,所要连的I/0端口也不多,总线控制逻辑电路 被减到最小。 最大组态:构成的系统较大,可能包含不只 片微处理器,或要求有较强的驱动能力,带有一个总 线控制器8288

5.1 处理器总线（P161、P205） 8086微处理器的引脚功能 8086/8088有最小组态和最大组态两种工作组态。 最小组态：系统中只有一片8088,其存储容量 不 大,所 要 连的I / O端口也不多,总线控制逻辑电路 被减到最小。 最大组态： 构 成 的系统较大,可能包含不只一 片微处理器,或要求有较强的驱动能力,带有一 个 总 线控制器8288

5.1处理器总线 ■8086最小组态 8284时钟 RESET :制总线 RES发生器 8088 DTR 等待状态 ALEA GND CPU 地址总线 发生器 银存器 ADn-AD 数据总线 为了增加 总线里动 CSOH CSOL WEOD 2142(A0(4 (2)(2 2716-20(2 1861261268

5.1 处理器总线 8086最小组态

5.1处理器总线 ■8086最大组态 Vac w00 24时钟 READY GND RESET S 总线 腔制总线 RES发生器 控制器 8088 GND 等待状态 CPU 地址总线 发生器 地址引呢 数据总线 2142(8A)④40 (2)(2 2716-20(2 18268128

5.1 处理器总线 8086最大组态

5.1处理器总线 AH AL AX 地址总线 20位 通H「LBx 用CHCL CX 数据总线 人DHD」DX段寄存器 80888位 CS 8086:16位 SP DS 存 BP S 器 DI ES 指令指针 IP 总线控 LU数据总线(16位) 1内部暂存器 制逻辑外部 总线 还算寄存器十 指令队列 EU控 Q总线 制系统 (8位) 123456 AL 8088 匚标志寄存器 执行单元总线接口 8086 EU 单元BIU

5.1 处理器总线

5.1处理器总线 GND 40 c Al4 39 L15 38 A16/S A12-4 37A17S4 A=5 36A8 A0=6 35A9/S6 SSo (HIGh 908 33F MN/MX ADI 32FRD AD6-10 CPU 3IFHOLD(RQ/GTo) AD 30F HLDA(RQ/GT A 29F WROLOCK AD3-13 28⑩oM(2 14 27HDT/R(SI) AD1=15 26FDEN(SO ADo -16 25FALE(OSO NM+17 24FINTA(QS1) INTR-18 23HTEST CLK-19 rEADY GND-20 21FRESET 返回

5.1 处理器总线 返回

8086/8088两种组态下的配置 RESET A、1 RaD EAD MN不 IN/ 地 地总能 ADr 收发 收 线控 制总

8086/8088两种组态下的配置 返回

8288的输入与输出信号含义 s2、S1、S0的组合与相应操作 对应的 8288产生的 相关的指令 操作 控制信号 举例 000 发中断响 无 应信号 INTA 001 读IO端 IN AL, DX I ROC 010 写IO端 OUT DX, AL 口 IOWC和 AIOWc Oll 暂停 无 NOP 100 取指令 无 MRDC 101 读内存 MOV AX,[1234H MRDC 11o 写内存 MOV IBX ], AX MWTC和AMwC 111 无效 无 无 反回

8288的输入与输出信号含义 返回

5.2IA-32微处理器的工作状态 略

5.2 IA-32微处理器的工作状态 略

5.3处理器时序 ■5.3.18086处理器时序 指令周期一执行一条指令所需的时间。不同指令的指令 周期是不同的。有些指令周期可划分为一个个总线周期 例:最短指令:寄←寄,只需要2个时钟周期. 最长指令:16位乘、除,约需200个时钟周期. 总线周期每当CPU与存储器或I/0端口交换一个字节(或 字、双字)数据所需的时间称之为一个总线周期。每个基本总 线周期包含4个状态。 T状态一就是一个时钟周期,是CPU处理动作的最小单位

5.3 处理器时序 5.3.1 8086处理器时序 指令周期 —执行一条指令所需的时间。不同指令的指令 周期是不同的。有些指令周期可划分为一个个总线周期。 例:最短指令: 寄←寄, 只需要2个时钟周期. 最长指令: 16位乘、除,约需200个时钟周期. 总线周期 —每当CPU与存储器或I/O端口交换一个字节(或 字、双字)数据所需的时间称之为一个总线周期。每个基本总 线周期包含4个T状态。 T状态 —就是一个时钟周期,是CPU处理动作的最小单位