《数字信号与处理 DSP教案》课程教学资源（PPT课件讲稿）第二章 C5000DSP硬件结构

第二章:“C5000DSP硬件结构 在这一章中,我们介绍: TMS320C54XX硬件结构 母DsP 特点★

第二章：‘C5000 DSP硬件结构 TMS320C54XX硬件结构 特点 ★ 在这一章中，我们介绍：

c54X的结构特点 多总线结构,三组16-b数据总线和一组程序 总线 40-bit算术逻辑单元(ALU),包括一个40 bit的桶形 移位器和两个独立的40-bit累加器 17X17-bit并行乘法器,连接一个40-b的专用 加法器

’C54X的结构特点 ⚫ 多总线结构，三组16-bit数据总线和一组程序 总线 ⚫ 40-bit算术逻辑单元（ALU），包括一个40- bit的桶形 ⚫ 移位器和两个独立的40-bit累加器 ⚫ 17x17-bit并行乘法器，连接一个40-bit的专用 加法器

c54X的结构特点 可用来进行非流水单周期乘加(MAC)运算 比较、选择和存储单元(CSSU)用于Ⅴ Viterbi 运算器的加/比较选择 指数编码器在一个周期里计算一个40-bit累加 器值的指数值 两个地址发生器中有八个辅助寄存器和两个 辅助寄存器算术单元( ARAUS)

’C54X的结构特点 ⚫ 可用来进行非流水单周期乘/加（MAC）运算 ⚫ 比较、选择和存储单元（CSSU）用于Viterbi 运算器的加/比较选择 ⚫ 指数编码器在一个周期里计算一个40-bit累加 器值的指数值 ⚫ 两个地址发生器中有八个辅助寄存器和两个 辅助寄存器算术单元（ARAUS）

c54X的结构特点 ●数据总线具有总线保持特性 C548,549,5402,5410等具有扩展寻址方式最 大可寻址扩展程序空间为8M×16-bit ●C54X可访问的存储器空间最大可为192Kx bit(64K程序存储器,64K数据存储器和 64KIO存储器) ●支持单指令循环和块循环

’C54X的结构特点 ⚫ 数据总线具有总线保持特性 ⚫ C548,549,5402,5410等具有扩展寻址方式，最 大可寻址扩展程序空间为8Mx16-bit ⚫ C54X可访问的存储器空间最大可为192Kx16- bit（64K程序存储器，64K数据存储器和 64KI/O存储器） ⚫ 支持单指令循环和块循环

c54X的结构特点 存储块移动指令提供了更好的程序和数据管 理 支持32-bit长操作数指令,支持两个或三个操 作数读指令,支持并行存储和并行装入的算术 指令,支持条件存储指令及中断快速返回指令 软件可编程等待状态发生器和可编程的存储 单元转换

’C54X的结构特点 ⚫ 存储块移动指令提供了更好的程序和数据管 理 ⚫ 支持32-bit长操作数指令，支持两个或三个操 作数读指令，支持并行存储和并行装入的算术 指令，支持条件存储指令及中断快速返回指令 ⚫ 软件可编程等待状态发生器和可编程的存储 单元转换

c54X的结构特点 连接内部振荡器或外部时钟源的锁相环(PLL) 发生器 ●支持8-或16-bi传送的全双工串口 时分多路(TDM)串口 缓冲串口(BSP) MCBSPs串口 ●8/16-bi并行主机接口(HPI 个16-b定时器

’C54X的结构特点 ⚫ 连接内部振荡器或外部时钟源的锁相环（PLL） 发生器 ⚫ 支持8-或16-bit传送的全双工串口 ⚫ 时分多路（TDM）串口 ⚫ 缓冲串口（BSP） ⚫ McBSPs串口 ⚫ 8/16-bit并行主机接口（HPI） ⚫ 一个16-bit定时器

c54X的结构特点 ●外部I/O(XIO)关闭控制,禁止外部数 据、地址和控制信号 ●片内基于扫描的仿真逻辑,JAG边界扫 描逻辑(IEEE11491) ●单周期定点指令执行时间10-25ns

’C54X的结构特点 ⚫ 外部I/O（XIO）关闭控制，禁止外部数 据、地址和控制信号 ⚫ 片内基于扫描的仿真逻辑，JTAG边界扫 描逻辑（IEEE1149.1） ⚫ 单周期定点指令执行时间10-25ns

TMS320C542 2K-Word 10K-Word Program Program IEEE 1149.1 Std 功能框 ROM Data RAM Test/EMU A(15-0) Autobuffered Serial Port D(15-0) TDM MAC ALU Serial Port 1717 MPY 40-Bit ALU Timer 40-Bit Adder CMPS Operator Round, Saturate(Viterbi Accelerator)I Software Vait-State EXP Encoder Generato Shifter Accumulators PLL Clock 40-Bit Barrel 40-Bit ACC A Generator (-16,31) opt.1:x1,1.5,2,3 40-Bit ACC B opt2:X1,4,4.5, Addressing Unit Host Port Interface 8 Auxiliary Registers (LC542 Only) 2 Addressing Units Note: The ' LC542 and'LC543 are available with one of two different PLL options You choose one of the options listed

TMS320C542 功能框图

MS320C54x内部硬件框图 functional block diagram of the'C54X/'LC54x internal hardware System Control Program Address Generation Data Address Generation Logic(PAGEN Logic(DAGEN) PC IPTR, RC. ARAUO, ARAU1 BRC, RSA, REA ARO-ART ARP, BK, DP, SP PB HPL otc. EXP Encoder

TMS320C54x内部硬件框图

EXP Encoder MUX BAc gn Ct A(40) Sign ct Multiplier(17×17 MUX Barrel shifter ALU(40) MUB Fractional MUX A Accumulator A B Accumulator B C CB Data Bus Adder(40) D DB Data Bus COMP MSW/LSW E EB Data Bus M MAC Unit P PB Program Bus TRN lt ZERO ROUND S Barrel Shifter TC