合肥工业大学：《EDA技术与应用》精品课程教学资源（PPT课件讲稿）第2章 EDA设计流程及其工具

第2章EDA设计流程及其工具 课程讲义 肥工业大学彭良清

第2章 EDA设计流程及其工具 课程讲义 合肥工业大学 彭良清

本章内容 1.EDA设计的一般步骤 2.常用EDA工具软件 3.使用MAX+PLUS软件设计过程 4.使用 Quartus‖软件设计过程 5.硬件设计和软件设计的时间协调 6.设计的几个问题

本章内容 1. EDA设计的一般步骤 2. 常用EDA工具软件 3. 使用MAX+PLUS II软件设计过程 4. 使用Quartus II软件设计过程 5. 硬件设计和软件设计的时间协调 6. 设计的几个问题

EDA设计的一般步骤 电路的模块划分 2.设计输入 3.器件和引脚指配 4.编译与排错 5.功能仿真和时序仿真 6.编程与配置,设计代码的芯片运行

EDA设计的一般步骤 1. 电路的模块划分 2. 设计输入 3. 器件和引脚指配 4. 编译与排错 5. 功能仿真和时序仿真 6. 编程与配置，设计代码的芯片运行

电路的模块划分 人工根据电路功能进行模块划分 令合理的模块划分关系到 1.电路的性能 2.实现的难易程度 根据模块划分和系统功能确定: PLD芯片型号 模块划分后,就可以进行体设计了

电路的模块划分 ❖ 人工 根据电路功能 进行 模块划分 ❖ 合理的模块划分 关系到 1. 电路的性能 2. 实现的难易程度 ❖ 根据模块划分和系统功能 确定： PLD芯片型号 模块划分后，就可以进行 具体设计 了

设计输入 般EDA软件允许3种设计输入: 1.HDL语言 2.电路图 3.波形输入

设计输入 一般EDA软件允许3种设计输入： 1. HDL语言 2. 电路图 3. 波形输入

何为?器件和引脚指配 器件指配 为设计输入选择合适的PLD器件型号 何谓引脚指配 将设计代码(图形)中的端口(PORT)和 PLD芯分的引即(PN) 对应起来的 指配文件 g MAX+PLUS II: acf Quartus‖ qsf

何为 ？ 器件和引脚指配 ❖ 器件指配  为设计输入 选择合适的PLD器件型号 ❖ 何谓引脚指配  将设计代码（图形）中的端口（PORT） 和 PLD芯片的引脚 （PIN） 对应起来的. ❖ 指配文件  MAX+PLUS II： “ *.acf ”  Quartus II： “ *.qsf

器件和引脚指配的方法 方法有2种 1.在软件的菜单界E MAX+plus II Manager -d:\temp'multmux MAX+plus II File Assign Options Help 面中指配 口可 Device Pin/Location/hip… Timing Requirements Clique… Logic options 2.修改指配文件 (是文本文件)

器件和引脚指配的方法 方法有2种 1. 在软件的菜单界 面中指配 2. 修改指配文件 （是文本文件）

d MAX +plus II Manager-d:temp\multmux MAX+plus II File Assign Options Help 口②回画【p Pin/ Location/Chip. Pin/Location/Chip C 1 Top of Hierarchy: d: \pldinside \3dtest'\io_2d_lockwhd Node Name: ICHIPio_2d_lock K Chip Name: io_2d_lock Cancel Chip resource C Pi Pn lgpe lnly for Search 菜单界面中 C/EC C Row Assign Device 指 C LAB/EAB C Column 厂 Show Buried 配 o Anywhere on this Chip Assignments Existing Pin/ Location/Chip Assignments iCLK>chip =io_2d_lock: Input Pin= 211 Sort By iD ataEven0 >chip= io_ 2d_lock: Input Pin=73 o Node Name iDataEven1 >chip=io_2d_lock; Input Pin=72 iDataEven2 > chip= io_ 2d_lock: Input Pin=71 C Assignment iDataEven3>chip= io 2d lock Input Pin=70 iDataEven4>chip io 2d lock; Input Pin= 68 Add iDataEven5>chip= io_ 2d_ lock: Input Pin=67 Delet

菜单界面中 指 配

修改指配文件 . CHiP io 2d lock 令BEG|N IVD: INPUT PIN=7 iHD: INPUT_ PIN=8 IDENA: INPUT PIN =6 CLK: INPUT PIN= 211 OCLK: OUTPUT_ PIN= 237 JOVD: OUTPUT PIN= 234 JOHD: OUTPUT PIN= 233 JODENA OUTPUT PIN 235 DEVICE= EPF10K30AQC240-2 令END:

修改指配文件 ❖ CHIP io_2d_lock ❖ BEGIN ❖ |iVD : INPUT_PIN = 7; ❖ |iHD : INPUT_PIN = 8; ❖ |iDENA : INPUT_PIN = 6; ❖ |iCLK : INPUT_PIN = 211; ❖ |oCLK : OUTPUT_PIN = 237; ❖ |oVD : OUTPUT_PIN = 234; ❖ |oHD : OUTPUT_PIN = 233; ❖ |oDENA : OUTPUT_PIN = 235; ❖ ................................................. ❖ DEVICE = EPF10K30AQC240-2; ❖ END; ❖

编译与排错 编译过程有2种,作用分别为: 1.语法编译:只是综合并输出网表 编译设计文件,综合产生门级代码 编译器只运行到综合这步就停止了 编译器只产生估算的延时数值 2.完全的编译:包括编译,网表输出,综合,配置器件 编译器除了完成以上的步骤,还要将设计配置到 ALTERA的器件 中去 编译器根据器件特性产生真正的延时时间和给器件的配置文件

编译与排错 编译过程有2种，作用分别为： 1. 语法编译：只是综合并输出网表  编译设计文件，综合产生门级代码  编译器只运行到综合这步就停止了  编译器只产生估算的延时数值 2. 完全的编译：包括编译，网表输出，综合，配置器件  编译器除了完成以上的步骤，还要将设计配置到ALTERA的器件 中去  编译器根据器件特性产生真正的延时时间和给器件的配置文件