北京大学：《微机原理 Microcomputer Principle 微机与接口技术》电子课件_第十四讲 存储器及其接口（一）

《微机原理A》 第十四讲:存储器及其接口(一) 主讲老师:王克义

《微机原理A》 第十四讲：存储器及其接口（一） 主讲老师：王克义

公 本讲主要内容 存储器的性能指标 存储系统的层次结构 内存储器的基本结构

本讲主要内容 • 存储器的性能指标 • 存储系统的层次结构 • 内存储器的基本结构

公 14.1存储器概述 1.存储器的性能指标 ·计算机存储器的性能指标很多,例如存储容量 存取速度、存储器的可靠性、性能价格比、功耗 等 就功能和接口技术而言,最重要的性能指标是存 储器的存储容量和存取速度

1. 存储器的性能指标 • 计算机存储器的性能指标很多，例如存储容量、 存取速度、存储器的可靠性、性能价格比、功耗 等。 • 就功能和接口技术而言，最重要的性能指标是存 储器的存储容量和存取速度。 14.1 存储器概述

公 (1)存储容量 存储容量是存储器可以容纳的二进制信息总量, 即存储信息的总位数(bⅰts,也称存储器的位容量。 设存储器芯片的地址线和数据线位数分别是p和 q,则该存储器芯片的编址单元总数为2p,该存 储器芯片的位容量为2p×q

(1) 存储容量 • 存储容量是存储器可以容纳的二进制信息总量， 即存储信息的总位数(bits)，也称存储器的位容量。 • 设存储器芯片的地址线和数据线位数分别是p和 q，则该存储器芯片的编址单元总数为2p，该存 储器芯片的位容量为2p×q

公 (2)存取速度 ·存储器的存取速度可用“存取时间”和“存储周期” 这两个时间参数来衡量 “存取时间( Access Time)是指从CPU发出有效存 储器地址从而启动一次存储器读/写操作,到该读/ 写操作完成所经历的时间

(2) 存取速度 • 存储器的存取速度可用“存取时间”和“存储周期” 这两个时间参数来衡量。 • “存取时间”(Access Time)是指从CPU发出有效存 储器地址从而启动一次存储器读/写操作，到该读/ 写操作完成所经历的时间

公 “存储周期”( memory cycle是连续启动两次独立 的存储器操作所需的最小时间间隔 ·由于存储器在完成读/写操作之后需要一段恢复时 间,所以通常存储器的存储周期略大于存储器的 存取时间。 ·如果CPU在小于存储周期的时间之内连续启动两 次存储器访问,那么存取结果的正确性将不能得 到保证

• “存储周期”(memory cycle)是连续启动两次独立 的存储器操作所需的最小时间间隔。 • 由于存储器在完成读/写操作之后需要一段恢复时 间，所以通常存储器的存储周期略大于存储器的 存取时间。 • 如果CPU在小于存储周期的时间之内连续启动两 次存储器访问，那么存取结果的正确性将不能得 到保证

公 2.存储系统的层次结构 ·单独用同一种类型的存储器很难同时满足容量大、 速度快及价格低这三方面的要求。 为了发挥各种不同类型存储器的长处,避开其弱 点,应把它们合理地组织起来,这就出现了存储 系统层次结构的概念。 ·实际计算机系统中的存储器层次结构如图14.1所 小

2. 存储系统的层次结构 • 单独用同一种类型的存储器很难同时满足容量大、 速度快及价格低这三方面的要求。 • 为了发挥各种不同类型存储器的长处，避开其弱 点，应把它们合理地组织起来，这就出现了存储 系统层次结构的概念。 • 实际计算机系统中的存储器层次结构如图14.1所 示

公 图141存储系统的层次结构 CPU 寄存器组 高速缓存( Cache) 主存|M MM2MM M 虚存 virtual memor 外存外存外存外存2外存 外存

CPU 寄存器组 高速缓存 (Cache) M1 M4 M3 M2 ··· Mn 外存1 外存4 外存3 外存2 ··· 外存m 虚存 ( virtual memory ) 主存 外存 图14.1 存储系统的层次结构

公 上述四级存储系统也可看成两个二级系统: ①高速缓存一主存; ②主存一外存 这两个二级系统的基本功能和设计目标是不相同 的,前者的主要目的是为提高cPU访问存储器的 速度,而后者是为了弥补主存容量的不足

• 上述四级存储系统也可看成两个二级系统： ① 高速缓存—主存； ② 主存—外存。 • 这两个二级系统的基本功能和设计目标是不相同 的，前者的主要目的是为提高CPU访问存储器的 速度，而后者是为了弥补主存容量的不足

公 142内存储器的基本结构及其数据组织 1.内存储器基本结构 ·计算机内存储器的基本结构及其与CPU的连接情 况如图142所示,其中虚线框内为内存储器。该 图中表示了内存储器与CPU之间的地址、数据以 及控制信息的流动概况

14.2 内存储器的基本结构及其数据组织 1. 内存储器基本结构 • 计算机内存储器的基本结构及其与CPU的连接情 况如图14.2所示，其中虚线框内为内存储器。该 图中表示了内存储器与CPU之间的地址、数据以 及控制信息的流动概况