康芯科技：《EDA技术实用教程》配套教学资源（PPT课件讲稿，第二版）第6章 原理图输入设计方法

EDA技术实用教程 第6章 原理图输入设计方法

第6章 原理图输入设计方法 EDA技术实用教程

K述列 6.1原理图方式设计初步 6.1.1基本设计步骤 1.为本项工程设计建立文件夹 假设本项设计的文件夹取名为 MY PRJCT, 路径为:E: MY PRJCT

KX 康芯科技 6.1 原理图方式设计初步 6.1.1 基本设计步骤 1. 为本项工程设计建立文件夹 假设本项设计的文件夹取名为MY_PRJCT， 路径为：E:\MY_PRJCT

6.1.1基本设计步骤 K述列 2.输入设计项目和存盘 Enter Symbol 由此可输入所需的元件名,如AND2(2输入 Symbol Name:band12← )、DFF(D触发器)GND(地线)、VCC、 INPUT Megawizard Plug-In Manager (输入引脚)、 OUTPUT(输出引脚) Symbol Libraries: F: \003\cdwriting \vhdI-demo d: \maxplus 2 \max lib \prin 基本逻辑元件库,如与门、D触发器等 d: \maxplus2\max2lib'\mf d: \maxplus 2 \max2lib \mega pm 去功能元件库,如74161、74138等 Directory is: f: \003\cdwriting\vhdl-demo Symbol Files Directories 参数可设置兆功能元件库,如 LPM FIFO and 12 and2 maxplus2 and4 户max2lb 多prm 基本逻辑元件库中的元件 band2 band3 Drive d

KX 康芯科技 6.1.1 基本设计步骤 2. 输入设计项目和存盘 由此可输入所需的元件名，如AND2（2输入 与门）、DFF（D触发器）、GND（地）、 VCC、INPUT（输入引脚）、OUTPUT（输 出引脚） 基本逻辑元件库，如与门、D触发器等 宏功能元件库，如74161、74138 等 参数可设置兆功能元件库，如LPM_FIFO 基本逻辑元件库中的元件 由此可输入所需的元件名，如 AND2（2 输入与 门）、DFF（D 触发器）、GND（地线）、VCC、INPUT （输入引脚）、OUTPUT（输出引脚）

2.输入设计项目和存盘 K述列 lus I Flle Edit 1ew Symbol Assign Utill ties Upti ons Indow Help 同舀易墼△感國国国為圖画露會密[ our PIN NAME s PIN_NAME DICUT 8 PIN_ NAME 匚→ PIN NAME 图6-2将所需元件全部调入原理图编辑窗 副舀易△國囫郾郾圖国為圖亟武會密Fd AN02 Save s File Name: h_adder. gdf INPUT Directory is: e: \my_ prjct XXNOR Files. d Di Rectories my_prct 图6-3连接好原理图并存盘

KX 2. 输入设计项目和存盘 康芯科技 图6-2 将所需元件全部调入原理图编辑窗 图6-3 连接好原理图并存盘

K述列 6.1.1基本设计步骤 3将设计项目设置成工程文件( Project 4.选择目标器件并编译 hdnAitplus II- e: ay prict\h adder x MAXtplus II File Processing Interfaces Assign Opti ons Window Help 口②回别回△感國巴感国回為圖画 Compiler Compile Database Logic Timing Netlist Builder Synthesizer Partitioner Fitter Assembler Extractor Extractor P Start sto XHO h_adder(68 图6-4对工程文件进行编译、综合和适配等操作

KX 康芯科技 6.1.1 基本设计步骤 3. 将设计项目设置成工程文件(Project) 4. 选择目标器件并编译 图6-4 对工程文件进行编译、综合和适配等操作

K述列 6.1.1基本设计步骤 5.时序仿真和包装入库 Ref: 991. Ons Tme:1003 Interval:13.Ons 9910ns C6 DValue 100Ons 200Ons 300Ons 4000ns 5000ns 600 Ons 700Ons 8000ns 900.0n Dus 1.1us SO CO 0 图6-5半加器 h adder. gd的仿真波形

KX 康芯科技 6.1.1 基本设计步骤 5. 时序仿真和包装入库 图6-5 半加器h_adder.gdf的仿真波形

K述列 6.1.1基本设计步骤 6.设计顶层文件 Enter Sybo工 Symbol Name: e: \my_prict\ Megawizard Plug-In Manager adder Symbol Libraries: e: \my prict e: \maxplus 2\max2 lb\prin e: \maxplus 2\max 2lib\mf e: \maxplus 2\max2lib \mega lpm Directory is: e: \my_-prjcl Symbol Files Directories. adde e my_ prct 图6-6在顶层编辑窗中调出已设计好的半加器元件

KX 康芯科技 6.1.1 基本设计步骤 6. 设计顶层文件 图6-6 在顶层编辑窗中调出已设计好的半加器元件

K述列 6.1.1基本设计步骤 6.设计顶层文件 h adder h adder s0 sum 10 cIn 图6-7在顶层编辑窗中设计好全加器 Name: valu 20u 3. us 4 Ous 5 Ous 6 Ous 7 Ous 8. us 9. 0u cIn In sum o cout 0 图6-81位全加器的时序仿真波形

KX 康芯科技 6.1.1 基本设计步骤 6. 设计顶层文件 图6-7 在顶层编辑窗中设计好全加器 图6-8 1位全加器的时序仿真波形

K述列 6.2較较复杂电路的原理图设计 6.2.1设计有时钟使能的两位十进制计数器 ND2 enb 74390 CNDa 1CLR 10A q[0] 1CLKA1日 q[1] 1CLKB 1QC q[2] 1QD q[3] 2QA q[4] 11 PUT 2CLR 2QB q[5] 2CLKA 2QC q3.0 1 DUAL COUNTER q74] ○upu↑ 图69用74390设计一个有时钟使能的两位十进制计数器

KX 康芯科技 6.2 较复杂电路的原理图设计 6.2.1 设计有时钟使能的两位十进制计数器 图6-9 用74390设计一个有时钟使能的两位十进制计数器

62.1设计有时钟使能的两位十进制计数器 K述列 Enter Symbol Options置 indow Help Symbol Name: 74390 必国国為 Search for Help on. MAX+plus II Table of Contents Megawizard Plug-In Manager Graphic Editor Hel Symbol Libraries c: \cdwriting\k10demo'\sch AHDL e:\maxplus2\max lib\prim VHDL e:\maxplus 2\max 2lib'\mf e: maxplus 2\max2 ib \mega lpm 74390 Verilog HDL 1CLR Megafunctions/LPM 1cLKA1Q日 Old-Style Macrofuncti ons Directory is: c: \cdwriting\k10demo\sch 1CLKB 1@c Primitives Symbol Files Directories. Devices Adapters 16dmux e 16ndmux 2CLR 2Q日 stages 21muⅨ e maxplus2 2CLKA 2@C 2x8muⅨ C max2lib Glossary 2CLKB 2QD 4count a DUAL COUNTER READ ME New Features in This Release 7402 404 How to Use MAXtplus II Help 7408 Drives How to Use Help e Contacting Alte About MAXtplus II ance 图6-10调出元件7439 图6-11从Help中了解74390的详细功能

KX 康芯科技 6.2.1 设计有时钟使能的两位十进制计数器 图6-10 调出元件7439 图6-11 从Help中了解74390的详细功能