江苏科技大学：《微机原理与接口技术》课程教学资源（PPT课件）Chapter10_2存储器系统

第5章存储器系统

第 5 章

第10章存储器系流教学重点芯片SRAM2114和DRAM4116芯片EPROM2764和EEPROM2817ASRAM、EPROM与CPU的连接

第10章 存储器系统 教学重点 ◼ 芯片SRAM 2114和DRAM 4116 ◼ 芯片EPROM 2764和EEPROM 2817A ◼ SRAM、EPROM与CPU的连接

10.1存储器概述CPU除采用磁、光原理的辅存外，其它存储器主要都CACHE是采用半导体存储器主存（内存）本章介绍采用半导体存储器及其辅存组成主存的方法（外存）

10.1 存储器概述 ◼ 除采用磁、光原 理的辅存外，其 它存储器主要都 是采用半导体存 储器 ◼ 本章介绍采用半 导体存储器及其 组成主存的方法 CPU CACHE 主存（内存） 辅存（外存）

10.2.1半导体存储器的分类按制造工艺双极型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按使用属性随机存取存储器RAM：可读可写、断电丢失1只读存储器ROM：正常只读、断电不丢失详细分类，请看图示

10.2.1 半导体存储器的分类 ◼ 按制造工艺 ◼ 双极型：速度快、集成度低、功耗大 ◼ MOS型：速度慢、集成度高、功耗低 ◼ 按使用属性 ◼ 随机存取存储器RAM：可读可写、断电丢失 ◼ 只读存储器ROM：正常只读、断电不丢失 详细分类，请看图示

图10.4半导体存储器的分类静态RAM（SRAM）动态RAM（DRAM）随机存取存储器(RAM)非易失RAM（NVRAM）半导体掩膜式ROM存储器一次性可编程ROM（PROM）只读存储器紫外线擦除可编程ROM（EPROM）(ROM)电擦除可编程ROM（EEPROM）闪速存储器(Flash Memory)详细展开，注意对比

图10.4 半导体存储器的分类 半导体 存储器 只读存储器 （ROM） 随机存取存储器 （RAM） 静态RAM（SRAM） 动态RAM（DRAM） 非易失RAM（NVRAM） 掩膜式ROM 一次性可编程ROM（PROM） 紫外线擦除可编程ROM（EPROM） 电擦除可编程ROM（EEPROM） 闪速存储器（Flash Memory） 详细展开，注意对比

读写存储器RAM速度应用集成度组成单元快低SRAM触发器小容量系统慢高DRAM极间电容大容量系统慢低NVRAM带微型电池小容量非易失

读写存储器RAM 组成单元 速度 集成度 应用 SRAM 触发器 快 低 小容量系统 DRAM 极间电容 慢 高 大容量系统 NVRAM 带微型电池 慢 低 小容量非易失

只读存储器ROM掩膜ROM：信息制作在芯片中，不可更改PROM：允许一次编程，此后不可更改EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写FlashMemory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除

只读存储器ROM ◼ 掩膜ROM：信息制作在芯片中，不可更改 ◼ PROM：允许一次编程，此后不可更改 ◼ EPROM：用紫外光擦除，擦除后可编程； 并允许用户多次擦除和编程 ◼ EEPROM（E2PROM）：采用加电方法在 线进行擦除和编程，也可多次擦写 ◼ Flash Memory（闪存）：能够快速擦写的 EEPROM，但只能按块（Block）擦除

10.2.2半导体存诸器芯片的结构①存储体■存储器芯片的主要部分，用来存储信息②地址译码电路■根据输入的地址编码来选中芯片内某个特定的存储单元③片选和读写控制逻辑■选中存储芯片，控制读写操作

10.2.2 半导体存储器芯片的结构 地 址 寄 存 地 址 译 码 存储体 控制电路 AB 数 据 寄 存 读 写 电 路 DB OE WE CS ① 存储体 ◼ 存储器芯片的主要部分，用来存储信息 ② 地址译码电路 ◼ 根据输入的地址编码来选中芯片内某个特 定的存储单元 ③ 片选和读写控制逻辑 ◼ 选中存储芯片，控制读写操作

存储体每个存储单元具有一个唯一的地址：可存储1位（位片结构）或多位（字片结构）二进制数据■存储容量与地址、数据线个数有关：芯片的存储容量=2M×N示例一存储单元数×存储单元的位数M：芯片的地址线根数N：芯片的数据线根数

① 存储体 ◼ 每个存储单元具有一个唯一的地址， 可存储1位（位片结构）或多位（字片 结构）二进制数据 ◼ 存储容量与地址、数据线个数有关： 芯片的存储容量＝2M×N ＝存储单元数×存储单元的位数 M：芯片的地址线根数 N：芯片的数据线根数 示例

地址译码电路10单译码结构AAAAAA双译码结构译码器■双译码可简化芯片设计64·主要采用的译码结构63单译码双译码

② 地址译码电路 译 码 器 A5 A4 A3 A2 A1 A0 63 0 1 存储单元 64个单元 行 译 码 A2 A1 A0 7 1 0 列译码 A3A4A5 0 1 7 64个单元 单译码 双译码 ◼ 单译码结构 ◼ 双译码结构 ◼ 双译码可简化芯片设计 ◼ 主要采用的译码结构