湘潭大学：《微型计算机系统原理及应用》课件_第五章 处理器总线时序和系统总线

微机原理及应用 第五章处理器总线 时序和系统总绕 2021/2/24

2021/2/24 1 微机原理及应用 第五章 处理器总线 时序和系统总线

第五章处理器时序和糸统总线 要内密 Q学习 目的 知识 上 重点难点 微机原理及应用——第5章处理器总线时序和系统总线

微机原理及应用——第5章 处理器总线时序和系统总线 2 第五章处理器时序和系统总线 主要内容 学习目的 知识点 重点难点

主要内容 18086的引脚功能; 2>8086处理器时序; 3》系统总线; 微机原理及应用——第5章处理器总线时序和系统总线

微机原理及应用——第5章 处理器总线时序和系统总线 3 8086的引脚功能； 主要内容 2 8086处理器时序； 1 3 系统总线；

学习目的 描述处理器总线 说明处理器的工作状态特点 了解8086cPU的引线 分析8086cPU基本总线周期时 序 微机原理及应用——第5章处理器总线时序和系统总线 4

微机原理及应用——第5章 处理器总线时序和系统总线 4 ◼ 描述处理器总线 ◼ 说明处理器的工作状态特点 ◼ 了解8086CPU的引线 ◼ 分析8086CPU基本总线周期时 序 学习目的

518086的引脚功能 GND 40 Vcc (+5V) AD 14 39 AD15 2D13 38 216x3 盈D12 37A174最小最大模式控制 AD11 456789 36A165MNMX=1,最小模式 D10 35 219X86 AD9 34 X=0,最大模式 BHE 读信号 AD8 33 MNI 地址/数据线 2D了 32 RD 盈D6 10 31 HOLD (RQ/ 存储器/IO控制信号 AD5 11 3omDA(司MO=1,选中存储器 AD4 12 sM(sz1数据发送接收信号 29 WR (L AD3 13 据允许信号 关 AD2 144 D士AR( AD1 15 26 DEN 「非屏蔽中断 ADO 16 25 ALE IM工 17 24 工NT 准备好信号表示内存 可屏蔽中断请求ImRd16 TEST 或IO设备准备好 CLK 19 22 READY 可以进行数据传输 GND 20 RESET TT左效吐结束等待状态 复位信号

微机原理及应用——第5章 处理器总线时序和系统总线 5 5.1 8086的引脚功能 地址/数据线 地址/状态线 非屏蔽中断 可屏蔽中断请求 最小最大模式控制 MN/MX=1,最小模式 MN/MX=0,最大模式 读信号 总线保持请求信号 总线保持相应信号 写信号 存储器/IO控制信号 M/IO=1,选中存储器 M/IO=0, 数据发送选中/接收信号 IO接口 DT/R=1,发送 DT/R=0,接收 数据允许信号 地址允许信号 中断响应信号 测试信号:执行WAIT指令， CPU处于空转等待; TEST有效时,结束等待状态。 准备好信号:表示内存 或I/O设备准备好， 可以进行数据传输。 复位信号

518086的引脚功能 8086cPU的两种组态 最小组态(模式) O MN/MX接+5V 口构成小规模的应用糸统,只有8086一个微处理器, 口所有的总线控制信号均为8086产生,糸统中的总线控制 逻辑电路,减少到最少。 最大组态(模式) O MN/MX接地 口用于大型(中型)8086/8088糸统中,糸统总是包合有两 个或多个微处理器,其中一个主处理器就是8086或8088, 其乞的处理器称协处理器,协助主处理器工作。 口需要总线控制器来变换和组合控制信号。 微机原理及应用——第5章处理器总线时序和系统总线 6

微机原理及应用——第5章 处理器总线时序和系统总线 6 8086CPU的两种组态 ◼ 最小组态（模式） ❑ MN/MX接+5V ❑ 构成小规模的应用系统,只有8086一个微处理器, ❑ 所有的总线控制信号均为8086产生，系统中的总线控制 逻辑电路，减少到最少。 ◼ 最大组态（模式） ❑ MN/MX接地。 ❑ 用于大型（中型）8086/8088系统中,系统总是包含有两 个或多个微处理器，其中一个主处理器就是8086或8088， 其它的处理器称协处理器，协助主处理器工作。 ❑ 需要总线控制器来变换和组合控制信号。 5.1 8086的引脚功能

518086的引脚功能 1.最小模式 系统中只有8086-个微处理器,所 有的总线控制信号均由8086产生,系统 的总线控制信号被减至最少。 微机原理及应用——第5章处理器总线时序和系统总线 7

微机原理及应用——第5章 处理器总线时序和系统总线 7 1. 最小模式 系统中只有8086一个微处理器，所 有的总线控制信号均由8086产生，系统 的总线控制信号被减至最少。 5.1 8086的引脚功能

518086的引脚功能 目前常用的是最大组态。要求有较强的驱动能力。 此时8086要通过一组总线控制器8288来形成各种总 线周期,控制信号由8288供给,如图5-1所示。 微机原理及应用——第5章处理器总线时序和系统总线 8

微机原理及应用——第5章 处理器总线时序和系统总线 8 目前常用的是最大组态。要求有较强的驱动能力。 此时8086要通过一组总线控制器8288来形成各种总 线周期，控制信号由8288供给，如图5-1所示。 5.1 8086的引脚功能

518086的引脚功能 MN/Mx地 CLK MRDC 8284 0-CKL 时忡发生器 3。 8288 MWTC READY S 总线 AMWCHN.c RESET :控制器IORC DEX 8086 LOCKHNc DT/R AIOW CHNC 等待状态 ALE INTA 发生器 CPU STB 地址 ADH- AD. 8282 锁存器 BHE (2或3) 地址/数据 数据 HOE 发送 接收器 BIlE SOM CSO wEor[coE「sR南 242RAM(4)|2716-2PoM (2) (2) MCS-80 KX8 外设

微机原理及应用——第5章 处理器总线时序和系统总线 9 5.1 8086的引脚功能

518086的引脚功能 (1)地址数据总线AD15~AD0 地址数据复用,输入输出,三态。 在一个总线周期的第一个时钟周期, AD15~AD0传送地址信号,在其他的时 钟周期,作数据总线使用。 ADsc ADo 地址AB 锁存器 ALE STB DB 微机原理及应用——第5章处理器总线时序和系统总线 10

微机原理及应用——第5章 处理器总线时序和系统总线 10 地址数据复用，输入输出,三态。 在一个总线周期的第一个时钟周期， AD15 ～ AD0 传送地址信号，在其他的时 钟周期，作数据总线使用。 地址 锁存器 STB AB DB AD15 ~ AD0 ALE (1) 地址/数据总线AD15 ～ AD0 5.1 8086的引脚功能