西安交通大学：《微型计算机接口技术》课程教学资源（PPT课件讲稿）第二章 微型处理器与单片机

①丽步交通大- 第二章微型处理器与单片机 第1节CPU的内部逻辑结构 第2节CPU的外部结控 第3节8086支持的存储器结尥 第4节8086系统配置 第5节cPU的操作和时序 真甲计算机时 微型计算机 接口技术 2021年2月10日 GUI XIAOLIN

2021年2月10日 GUI XIAOLIN 1 第二章 微型处理器与单片机 第1节 CPU的内部逻辑结构 第2节 CPU的外部结构 第3节 8086支持的存储器结构 第4节 8086系统配置 第5节 CPU的操作和时序

第1节CPU的内部逻辑结构 CPU的组成和功能 1、CPU的组成 CPU主要由运算器、控制器、寄存器组和片内总线等组成 2、CPU的功能 (1)指令控制(2)操作控制 (3)时序控制(4)执行指令 真甲计算机时 (5)数据加工(运算) 微型计算机如 接口技术 2021年2月10日 GUI XIAOLIN

2021年2月10日 GUI XIAOLIN 2 第1节 CPU的内部逻辑结构 一、CPU的组成和功能 1、CPU的组成 CPU主要由运算器、控制器、寄存器组和片内总线等组成 2、CPU的功能 (1) 指令控制 (2) 操作控制 (3) 时序控制 (4) 执行指令 (5) 数据加工（运算）

国步交通大— 二、8086/8088微处理器的內部结构 8086是16位的微处理器,有16位数据线和20位 地址线,可寻址2即1MB。 8088是准16位微处理器,内部为16位,外部数 据线为8位。 8086主要分为两个独立的功能模块,总线接口 模块(BIU)和执行部件(EU),它们可以并 行工作。如图21所示。 真甲计算机时 微型计算机 接口技术 2021年2月10日 GUI XIAOLIN

2021年2月10日 GUI XIAOLIN 3 二、8086/8088微处理器的内部结构  8086是16位的微处理器，有16位数据线和20位 地址线，可寻址2 20即1MB。  8088是准16位微处理器，内部为16位，外部数 据线为8位。  8086主要分为两个独立的功能模块，总线接口 模块（BIU）和执行部件（EU），它们可以并 行工作。如图2.1所示

EU 20位地址 AHAL 加法器 BIU BH BL DH DL SP DS BP 总线 SI 控制 Lcs」_p 逻辑 DI 数据 算逻部件 执行 部件 控制 1123456 标志寄存器 系统 指令队列 8086微处理器的内部结构 4 2021年2月10日 GUI XIAOLIN

2021 年 2 月10 日 GUI XIAOLIN 4 DI SI BP SP DH DL CH CL BH BL AH AL DI SI BP SP DH DL CH CL BH BL AH AL 算逻部件 CS SS DS ES 标志寄存器 执行 部件 控制 系统 1 2 3 4 5 6 总线 控制 逻辑 加法器 8086微处理器的内部结构 EU BIU 数据 20位地址 指令队列 IP

形交道大二—梨 总线接口部件BIU 总线接口部件负责与存储器、 输入输出端口传送数据。 总线接口部件组成: 20位地址 加法器 1)专用寄存器组:段地址寄 存器CS、DS、ES、SS和指 总线 SS 控制 令指针寄存器P,均为16位 逻辑 数据 (2)地址加法器:8086在寻址 M字节地址空间时需用20位 位23456 地址,这个地址就是由地址 指令队列 加法器产生的 5 2021年2月10日 GUI XIAOLIN

2021 年 2 月10 日 GUI XIAOLIN 5 1、总线接口部件BIU 总线接口部件负责与存储器、 输入 /输出端口传送数据。 总线接口部件组成： (1) 专用寄存器组：段地址寄 存器CS 、DS 、ES 、SS和指 令指针寄存器IP，均为16位。 (2) 地址加法器 ：8086在寻址 1M字节地址空间时需用20 位 地址，这个地址就是由地址 加法器产生的

具体的说,地址加法器将段寄 存器(16位的内容左移4位 然后与指令指针寄存器I的 20位地址 内容相加得到20位的物理地 加法器 BIL 址 例如:从内存取指令时, 总线 控制 (cs)=5760H,(P)=1234H, 逻辑 则物理地址为 数据 57600H+1234H=57934H 2345 这里,先将段寄存器CS左移4 指令队列 位(16进制数只需后面加 个零)。 6 2021年2月10日 GUI XIAOLIN

2021 年 2 月10 日 GUI XIAOLIN 6 具体的说，地址加法器将段寄 存器(16 位 )的内容左移 4位， 然后与指令指针寄存器IP 的 内容相加得到20位的物理地 址。 例如：从内存取指令时， (CS)＝5760H，(IP)=1234H ， 则物理地址 为 ： 57600H+ 1234H =57934H 。 这里，先将段寄存器CS左移 4 位（16进制数只需后面加一 个零）

(3)6字节的指令队列:总线接口 部件从内存中取来的指令放在 个缓冲区中,这个缓冲区叫 20位地址 指令队列。执行部件在执行指 加法器 BIU 令过程中从指令队列取来指令 执行。 总线 控制 逻辑 (4)输入输出控制电路:该控制 数据 电路将8086CPU的片内总线与 系统总线相连,是8086CPU与 345 外部交换数据的必经之路。 指令队列 7 2021年2月10日 GUI XIAOLIN

2021 年 2 月10 日 GUI XIAOLIN 7 (3) 6字节的指令队列：总线接口 部件从内存中取来的指令放在 一个缓冲区中，这个缓冲区叫 指令队列。执行部件在执行指 令过程中从指令队列取来指令 执行。 (4) 输入 /输出控制电路：该控制 电路将8086CPU 的片内总线 与 系统总线相连，是8086CPU 与 外部交换数据的必经之路

国二— 2、执行部件EU( Execution unit) 执行部件负责执行指令。通 常,从指令队列中取得等待 EU 执行的指令。组成如下: AH AL BHBL (1)算术逻辑单元ALU:完成各 CH CL 种运算。 BP (2标志寄存器FR:用来保存 ALU运算结果的一些特征信 DI 息,如运算是否进位 3)通用寄存器组:数据寄存器 算逻部件 执行 部件 AX,BX,CX,DX和寄存器 控制 标志寄存器 系统 BPSP,SI及DⅠ,均16位。 (4)执行部件控制电路 8 2021年2月10日 GUI XIAOLIN

2021年2月10日 GUI XIAOLIN 8 2、执行部件EU(Execution Unit) 执行部件负责执行指令。通 常，从指令队列中取得等待 执行的指令。组成如下： (1)算术逻辑单元ALU：完成各 种运算。 (2)标志寄存器FR：用来保存 ALU运算结果的一些特征信 息，如运算是否进位。 (3)通用寄存器组：数据寄存器 AX,BX,CX,DX和寄存器 BP,SP,SI及DI，均16位。 (4)执行部件控制电路

①丽交通大摩- 3、BIU和EU的管理 BIU和EU可以并行工作,提高CPU效率。 (1)BIU监视着指令队列。当指令队列中有2个空字节时,就 自动把指令取到队列中。 (2)EU执行指令时,从指令队列头部取指令,然后执行。如 需访问存储器,则EU向BIU发出请求,由BU访问存储 (3)在执行转移、调用、返回指令时,需改变队列中的指令, 要等新指令装入队列中后,EU才继续执行指令 (4)当指令队列已满,而且执行部件对总线接口部件又没有 总线访问请求时,总线接口部件便进入空闲状态 9 2021年2月10日 GUI XIAOLIN

2021年2月10日 GUI XIAOLIN 9 3、BIU和EU的管理 BIU和EU可以并行工作，提高CPU效率。 (1)BIU监视着指令队列。当指令队列中有2个空字节时，就 自动把指令取到队列中。 (2)EU执行指令时，从指令队列头部取指令，然后执行。如 需访问存储器，则EU向BIU发出请求，由BIU访问存储 器。 (3)在执行转移、调用、返回指令时，需改变队列中的指令， 要等新指令装入队列中后，EU才继续执行指令。 (4)当指令队列已满，而且执行部件对总线接口部件又没有 总线访问请求时，总线接口部件便进入空闲状态

国二—梨 4、寄存器结构(编程结构) (1)通用寄存器组 EU 8086PU有8个16位的通用寄存器,分 AH AL BHBL 2组 CH CL 通用数据寄存器:AX,BX,CX,DX,用 来存放数据或地址; BP 个16位寄存器也可以当作两个8位寄 DI 存器用,此时表示为 AH,AL, BH, BL CH, CL,DH, DL 算逻部件 执行 基地址寄存器BP,堆栈指针寄存器SP 部件 控制 源变址寄存器S和目的变址寄存器D标志][统 主要存放地址,也可以存放数据。 10 2021年2月10日 GUI XIAOLIN

2021年2月10日 GUI XIAOLIN 10 4、寄存器结构（编程结构） (1)通用寄存器组  8086CPU有8个16位的通用寄存器，分 2组。  通用数据寄存器：AX,BX,CX,DX，用 来存放数据或地址；  一个16位寄存器也可以当作两个8位寄 存器用，此时表示为 AH,AL,BH,BL,CH,CL,DH,DL。  基地址寄存器BP，堆栈指针寄存器SP， 源变址寄存器SI和目的变址寄存器DI 主要存放地址，也可以存放数据