上海交通大学：《微机原理与接口技术》课程教学资源（课件讲稿）第二章 8086系统结构

第二章8086系统结构 2-18086CPU结构 ■ 2-28086CPU的引脚及其功能 ■ 2-38086存储器组织 2-48086系统配置 ■2-5 8086CPU时序 微机原理与接口技术 1/75页

微机原理与接口技术 1/75页 „ 2-1 8086 CPU 1 8086 CPU 结构 „ 2-2 8086 CPU 2 8086 CPU 的引脚及其功能 的引脚及其功能 „ 2-3 8086 3 8086 存储器组织 „ 2-4 8086 4 8086 系统配置 „ 2-5 8086 CPU 5 8086 CPU 时序 第二章 8086系统结构

8086CPU概述 1978年，Intel推出了16位微处理器8086。 ■内外数据总线均为16位 20根地址线，直接寻址空间为1MB ■ 1979年，Intel研制了8088，称为准16位微 处理器。 ■内部数据总线为16位，外部数据总线为8位 ■20根地址线 2/75页

2/75页 „ 1978年，Intel推出了16位微处理器8086。 „ 内外数据总线均为 内外数据总线均为16位 „ 20根地址线，直接寻址空间为 根地址线，直接寻址空间为1MB „ 1979年，Intel研制了8088，称为准16位微 处理器。 „ 内部数据总线为 内部数据总线为16位，外部数据总线为 位，外部数据总线为8位 „ 20根地址线 8086 CPU 8086 CPU 概述

16位微处理器的特点 引脚功能复用 单总线、累加器结构 ■ 可控三态电路 1总线分时复用 3/75页

3/75页 „ 引脚功能复用 „ 单总线、累加器结构 单总线、累加器结构 „ 可控三态电路 „ 总线分时复用 16位微处理器的特点 位微处理器的特点

8086CPU的特点 指令流水线 ■ 存储器的分段结构 支持用于浮点运算的协处理器及多微 处理器系统 指令方面和结构设计支持使用该微处 理器构成一个共享总线的多微处理器 系统 4/75页

4/75页 8086 CPU 8086 CPU的特点 „ 指令流水线 „ 存储器的分段结构 存储器的分段结构 „ 支持用于浮点运算的协处理器及多微 支持用于浮点运算的协处理器及多微 处理器系统 „ 指令方面和结构设计支持使用该微处 指令方面和结构设计支持使用该微处 理器构成一个共享总线的多微处理器 理器构成一个共享总线的多微处理器 系统

取指令、执行指令的方式 串行方式： CPU 取指令 译码、执 取指令 译码、执 译码、执 行指令 行指令 取指令 行指令 BUS 忙 忙 忙 并行方式： CPU 取指令 译码、执 行指令 取指令 译码、执 行指令 取指令 译码、执 行指令 取指令 译码、执 行指令 BUS 忙 忙 忙 忙 5/75页

5/75 页 取指令、执行指令的方式 取指令、执行指令的方式 CPU 取指令 译码、执 行指令 取指令 译码、执 行指令 取指令 译码、执 行指令 BUS 忙 忙 忙 CP U 取指令 译码、执 行指令 取指令 译码、执 行指令 取指令 译码、执 行指令 BUS 忙 忙 忙 忙 取指令 译码、执 行指令 并行方式： 串行方式：

存储器的分段结构 8086的地址总线为20位，可寻址220=1MB的 内存空间； ■ CPU内部寄存器只有16位，可寻址64KB。 ■ 分段：为了实现CPU对1MB空间的寻址，将 内存储器空间分为若干逻辑段，每个段最大 为64KB ■ 任何一个存储单元的实际地址，都由段地址 及段内偏移地址两部分组成。 6/75页

6/75 页 存储器的分段结构 存储器的分段结构 „ 8086的地址总线为20位，可寻址 220=1MB 的 内存空间； „ CPU内部寄存器只有16位，可寻址64KB 。 „ 分段：为了实现CPU 对1MB空间的寻址，将 内存储器空间分为若干逻辑段，每个段最大 为64KB „ 任何一个存储单元的实际地址，都由段地址 及段内偏移地址两部分组成

2-18086CPU结构 8086CPU的内部结构 寄存器结构 7/75页

7/75页 „ 8086 CPU 8086 CPU 的内部结构 „ 寄存器结构 2-1 8086 CPU -1 8086 CPU 1 8086 CPU 结构

地址总线(20位) 地址加法器 通用寄存器 AX AH AL B BH BL 数据总线， CX CH CL 16位) DH DL CS BP DS SP SS SI ES DI IP 内部暂存器 ALU数据总线 (16位 总 8086总线 控制 寸 逻辑 暂存器 1 队列 指令队列 ALU EU 总线 控制器 1 23456 (8位) 标志寄存器 指令执行部件(EU) 1 总线接口部件(BU) 8/75页

8/75页 8086 CPU 8086 CPU 的内部结构 AH AL BH BL CH CL DH DL BP SP SI DI AX BX CX DX 暂 存 器 标志寄存器 ALU EU 控制器 C S D S S S E S I P 内部暂存器 1 2 3 4 5 6 总线 控制 逻辑 地址加法器 地址总线（20位） 数据总线 （16位） 8086总线 队列 指令队列 总线 （8位） ALU数据总线（16位） 通用寄存器 Σ 指令执行部件（EU） 总线接口部件（BIU）

8086CPU的内部结构 8086的内部结构从功能分成两个单元 总线接口单元BlU(Bus Interface Unit) 一负责CPU对存储器和外设进行访问 执行单元EU(Execution Unit) 一负责指令的译码、执行 两个单元相互独立，分别完成各自操作 ■ 两个单元可以并行执行，实现指令取指和执 行的流水线操作 9/75页

9/75页 „ 8086的内部结构从功能分成两个单元 的内部结构从功能分成两个单元 „ 总线接口单元BIU (Bus Interface Unit) BIU (Bus Interface Unit) —负责CPU对存储器和外设进行访问 对存储器和外设进行访问 „ 执行单元EU (Execution Unit) EU (Execution Unit) —负责指令的译码、执行 负责指令的译码、执行 „ 两个单元相互独立，分别完成各自操作 两个单元相互独立，分别完成各自操作 „ 两个单元可以并行执行，实现指令取指和执 两个单元可以并行执行，实现指令取指和执 行的流水线操作 行的流水线操作 8086 CPU 8086 CPU 的内部结构

总线接口单元BIU 由段寄存器(CS、DS、SS、ES)、指令指针寄 存器(P)、地址加法器、指令队列缓冲器及总 线控制逻辑等部分组成。 ■ 功能： CPU与外部（存储器、IVO)的接口，提供总线信 号，完成所有总线操作 地址形成（逻辑地址→物理地址) 取指令(CS:P)、指令排队 读/写操作数 总线控制 10/75页

10/75 页 总线接口单元BIU „ 由段寄存器(CS 、DS 、SS 、ES) 、指令指针寄 存器(IP) 、地址加法器、指令队列缓冲器及总 地址加法器、指令队列缓冲器及总 线控制逻辑等部分组成。 线控制逻辑等部分组成。 „ 功能： CPU与外部 (存储器、I/O)的接口，提供总线信 的接口，提供总线信 号，完成所有总线操作 号，完成所有总线操作 „ 地址形成（逻辑地址→物理地址） 地址形成（逻辑地址→物理地址） „ 取指令(CS:IP) (CS:IP) 、指令排队 „ 读 /写操作数 „ 总线控制