清华大学出版社：《微型计算机原理与接口技术》第7章 常用数字接口电路

networking mobile communication internet 侃 搜囗技成

第7章常用数字接口电路 4本拿内容 定时/计数器8253 并行接口8255A 串行接口—8250/8251A

• 定时/计数器——8253 • 并行接口——8255A • 串行接口——8250/8251A 本章内容 第7章 常用数字接口电路

7.1接口电路概述 外设接口 输入接口并行接口数字接口 输出接口串行接口(模拟接口

7.1 接口电路概述 外设接口： 输入接口 输出接口 并行接口 串行接口 数字接口 模拟接口

7.28253定时计数控制器 微机对外部事件进行定时控制或对外部事 件发生的次数进行记录有两种方法: ●软件编程控制的方式 ●采用软件硬件相结合的方式 可编程定时/计数电路8253具有多种工作 方式,定时值和定时范围可用程序确定。PC 机中的定时器主要用于系统日时钟计时

7.2 8253定时计数控制器 微机对外部事件进行定时控制或对外部事 件发生的次数进行记录有两种方法:  软件编程控制的方式  采用软件硬件相结合的方式 可编程定时/计数电路8253具有多种工作 方式，定时值和定时范围可用程序确定。PC 机中的定时器主要用于系统日时钟计时

8253的引脚 8253的内部地址 CLK DDDDDD 8765432 GATEo :A1A0选择对象 H OUT CLKI 00计数器0 15 14 GATE RD 13 OUTI 01计数器1 WR 23 A 20 18 CLK 10计数器2 21 GatE 24 17 OUT 2 11控制寄存器 GND 12 8253的引脚图

* 8253的引脚 8253的引脚图 8 7 6 5 4 3 2 1 22 23 20 19 21 9 11 10 15 14 13 18 16 17 CLK0 GATE0 OUT0 CLK1 GATE1 OUT1 CLK2 GATE2 OUT2 D0 D1 D2 D3 D4 D5 D6 D7 A1 A0 VCC GND W R R D C S 图8-3 8253的引脚信号 24 12 8 7 6 5 4 3 2 1 22 23 20 19 21 9 11 10 15 14 13 18 16 17 CLK0 GATE0 OUT0 CLK1 GATE1 OUT1 CLK2 GATE2 OUT2 D0 D1 D2 D3 D4 D5 D6 D7 A1 A0 VCC GND W R R D C S 图8-3 8253的引脚信号 24 12 8253的内部地址 A1 A0 选择对象 0 0 计数器0 0 1 计数器1 1 0 计数器2 1 1 控制寄存器

、8253的内部结构及引脚 8253具有3个独立的16位计数通道,用 24脚DP封装,其主要功能如下: *1片上有3个独立的16位计数器通道,最大 计数范围为0~65535; *每个计数器都可以按照二进制或十进制计 数

一、8253的内部结构及引脚 8253具有3个独立的16位计数通道，用 24脚DIP封装，其主要功能如下： * 1片上有3个独立的16位计数器通道，最大 计数范围为0~65535； * 每个计数器都可以按照二进制或十进制计 数；

每个计数器的计数速度可高达2MHz; *每个通道有6种工作方式,可通过程序设置 来改变; *所有的输入和输出都与TTL兼容。 8253内部可分为6个模块,如图所示

* 每个计数器的计数速度可高达2MHZ； * 每个通道有6种工作方式，可通过程序设置 来改变； * 所有的输入和输出都与TTL兼容。 8253内部可分为6个模块，如图所示

数据 CLKO 计数器 总线 GATE 0 缓冲器 OUTO WR 内部总线 CLKI 读/写 计数器 GATEI 逻辑 OUTI A 控制 CLK2 字寄 计数器 GATE2 存器 2# OUT2 8253的内部结构

8253的内部结构 数据 总线 缓冲器 计数器 0＃ 计数器 1＃ 计数器 2＃ 读 / 写 逻辑 控 制 字 寄 存 器 内 部 总 线 D0~D7 CLK0 GATE0 OUT0 CLK1 GATE1 OUT1 CLK2 GATE2 OUT2 WR RD A0 A1 CS GND VCC

数据总线缓冲器 数据总线缓冲器通过8条数据线DD接 收CPU向控制寄存器写入的控制字和向计数 器写入的计数初值。 ☆读/写控制逻辑 从系统总线接收输入信号,经过译码产生 对8253各部分的控制。 计数通道 8253有3个相互独立的同样的计数电路 计数器的结构如图所示

从系统总线接收输入信号，经过译码产生 对8253各部分的控制。 * 计数通道 8253有3个相互独立的同样的计数电路。 计数器的结构如图所示。 * 数据总线缓冲器 数据总线缓冲器通过8条数据线D7~D0接 收CPU向控制寄存器写入的控制字和向计数 器写入的计数初值。 * 读/写控制逻辑

内部总线 初值寄存器 控制单元 减1计数器 CLK OUT 输出锁存器 GATE 计数器内部结构

计数器内部结构 控制单元 初值寄存器 减1计数器 输出锁存器 内 部 总 线 CLK GATE OUT 控制单元 初值寄存器 减1计数器 输出锁存器 内 部 总 线 CLK