《微机原理与接口技术》课程教学资源（PPT课件）第五章 8086总线与时序new

3章总线与时感

1 第5章 总线与时序

5总线与时愿 教学重点 8086/8088引脚信号和工作模式 8086/8088典型时序 总线标准

5 总线与时序 教学重点 ◼ 8086/8088引脚信号和工作模式 ◼ 8086/8088典型时序 ◼ 总线标准

38086/8088引脚位 式 ■外部特性表 时请特别关输出正常的低电平、 高电平外,还可以输 信 出高阻的第三态 (3)有效 (4)三态能力

3 3.1 8086/ 8088引脚信号和工作模式 ◼ 外部特性表现在其引脚信号上，学习 时请特别关注以下几个方面： ⑴ 引脚的功能 ⑵ 信号的流向 ⑶ 有效电平 ⑷ 三态能力 指引脚信号的定义、 作用；通常采用英文 单词或其缩写表示 信号从芯片向外输出， 还是从外部输入芯片， 或者是双向的 起作用的逻辑电平 高、低电平有效 上升、下降边沿有效 输出正常的低电平、 高电平外，还可以输 出高阻的第三态

3.1.18088的两种组态模式 两种组态构成两种不同规模的应用系统 ■最小组态模式 ■构成小规模的应用系统 8088本身提供所有的系统总线信号 最大组态模式 构成较大规模的应用系统,例如可以接入 数值协处理器8087 8088和总线控制器8288共同形成系统总 线信号

4 3.1.1 8088的两种组态模式 ◼ 两种组态构成两种不同规模的应用系统 ◼ 最小组态模式 ◼ 构成小规模的应用系统 ◼ 8088本身提供所有的系统总线信号 ◼ 最大组态模式 ◼ 构成较大规模的应用系统，例如可以接入 数值协处理器8087 ◼ 8088和总线控制器8288共同形成系统总 线信号

3.1.18088的两种组态模式(续) 两种组态利用MN/MX*引脚区别 MN/Mx*接高电平为最小组态模式 MN/Mx*接低电平为最大组态模式 两种组态下的内部操作并没有区别 IBM PO/XT用最大组态 本书以最小组态展开基本原理

5 3.1.1 8088的两种组态模式（续） ◼ 两种组态利用MN/MX*引脚区别 ◼ MN/MX*接高电平为最小组态模式 ◼ MN/MX*接低电平为最大组态模式 ◼ 两种组态下的内部操作并没有区别 ◼ IBM PC/XT采用最大组态 ◼ 本书以最小组态展开基本原理

8088的引脚图 GND 40 VCC A14 ADI A13 38 AD16/ A 37 AD17/S4 A 36 AD18/S5 A10 35 AD19/S 7808834 SSOs (HIGH) 33 MN/MXN AD 32 RD AD 10 HOLD(RQ)=/GT0°) AD 30 HLDA(RQI*/GTI") ADA WR ( LOCK" AD 28 M/IO(S2* AD2 27 DT/R(SI) ADI 26 DEN (S0) AD 25 ALE NMI 24 INTA INTR 18 23 TESTN CLK 19 22 READY GND 21 RESET 6

6 8088的引脚图 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC AD15 AD16 / S3 AD17 / S4 AD18 / S5 AD19 / S6 SS0* (HIGH) MN / MX* RD* HOLD (RQ)*/ GT0*) HLDA (RQ1* /GT1*) WR* (LOCK*) M / IO ( S2* ) DT / R* ( S1* ) DEN ( S0 ) ALE INTA TEST* READY RESET 8088

3.1.2最小组态的引脚信号 1.数据和地址引脚 2.读写控制引脚 3.中断请求和响应引脚 4.总线请求和响应引脚 5.其它引脚

7 3.1.2 最小组态的引脚信号 1. 数据和地址引脚 2. 读写控制引脚 3. 中断请求和响应引脚 4. 总线请求和响应引脚 5. 其它引脚

1.数据和地址引脚 AD,ADo(Address/Data) n地址/数据分时复用引脚,双向、三态 在访问存储器或外设的总线操作周期中 这些引脚在第一个时钟周期输出存储器或 I/o端口的低8位地址A~A ■其他时间用于传送8位数据DrD

8 1. 数据和地址引脚 AD7 ～AD0（Address/Data） ◼ 地址/数据分时复用引脚，双向、三态 ◼ 在访问存储器或外设的总线操作周期中， 这些引脚在第一个时钟周期输出存储器或 I/O端口的低8位地址A7 ～A0 ◼ 其他时间用于传送8位数据D7 ～D0

1.数据和地址引脚(续1) A-A (Address) 中间8位地址引脚,输出、三态 这些引脚在访问存储器或外设时,提供全 部20位地址中的中间8位地址A1~A8

9 1. 数据和地址引脚（续1） A15 ～A8（Address） ◼ 中间8位地址引脚，输出、三态 ◼ 这些引脚在访问存储器或外设时，提供全 部20位地址中的中间8位地址A15 ～A8

1.数据和地址引脚(续2) 19/s6A16/S3(Address/Status n地址状态分时复用引脚,输出、三态 ■这些引脚在访问存储器的第一个时钟周期 输出高4位地址A19~A16 在访问外设的第一个时钟周期全部输出低 电平无效 其他时间输出状态信号S6~S3 10

10 1. 数据和地址引脚（续2） A19/S6 ～A16/S3（Address/Status） ◼ 地址/状态分时复用引脚，输出、三态 ◼ 这些引脚在访问存储器的第一个时钟周期 输出高4位地址A19 ～A16 ◼ 在访问外设的第一个时钟周期全部输出低 电平无效 ◼ 其他时间输出状态信号S6 ～S3