《汇编语言与接口技术》课程教学资源（PPT课件）第7章 串并行接口技术

1 第7章 串并行接口技术 7.1 定时器/计数器8253/8254 7.2 并行通信接口8255A 7.3 串行通信基础 7.4 串行通信芯片8251A

2 7.1 定时器/计数器8253/8254 7.1.1 8253/8254的内部结构和引脚 第7章 串并行接口技术

3 第7章 串并行接口技术 D7~D0 内 部 总 线 计数器0 CLK0 GATE0 OUT0 计数器1 CLK1 GATE1 OUT1 计数器2 CLK2 GATE2 OUT2 数据总线 缓冲器 读写控制 逻辑 控制字 寄存器 CS RD WR A0 A1 图 7.1 (a) 8253/8254的基本结构

4 第7章 串并行接口技术 图 7.1 (b) 8253/8254的引脚

5 第7章 串并行接口技术

6 表 7.1 8253读/写逻辑信号输入及功能 CS# RD# WR# A1 A0 功能 0 1 0 0 0 设置计数器0初值 0 1 0 0 1 设置计数器1初值 0 1 0 1 0 设置计数器2初值 0 1 0 1 1 写控制寄存器 0 0 1 0 0 读计数器0 0 0 1 0 1 读计数器1 0 0 1 1 0 读计数器2 0 0 1 1 1 高阻，无操作 1     第7章 串并行接口技术

7 第7章 串并行接口技术 图 7.2 计数器的内部结构 OUT 计数器初值寄存器 GATE 减1计数器 输出锁存器 CLK

8 7.1.2 8253/8254的工作方式 ◼ 3个计数器，6种工作方式： ◼ 方式0——计数结束产生中断(interrupt on terminal count) ◼ 方式1——可重复触发的单稳态脉冲(programmable one-shot) ◼ 方式2——分频器(rate generator) ◼ 方式3——方波发生器(square wave generator) ◼ 方式4——软件触发选通(software triggered strobe) ◼ 方式5——硬件触发选通(hardware triggered strobe) 第7章 串并行接口技术

9 第7章 串并行接口技术 图 7.3 (a) 方式0时序 CW—Control Word LSB—Least Significant Byte N—an undefined count

10 第7章 串并行接口技术 图 7.3 (b) 方式1时序 CW—Control Word LSB—Least Significant Byte N—an undefined count